[發明專利]多層MOS器件及其制備方法

有效

• 申請號: 201811643642.8
• 申請日: 2018-12-29
• 公開（公告）號: CN109830463B
• 公開（公告）日: 2022-07-12
• 發明（設計）人: 殷華湘;張青竹;林翔
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 韓建偉;董文倩

1.一種多層MOS器件的制備方法，其特征在于，包括以下步驟：

S1，提供n層MOS器件，n為大于0的自然數，在所述n層MOS器件上形成半導體層(210)，并在所述半導體層(210)上依次形成柵氧層和假柵(220)，至少部分所述柵氧層位于所述假柵(220)與所述半導體層(210)之間；

S2，在對應所述假柵(220)兩側的所述半導體層(210)中形成金屬硅化物層，將所述金屬硅化物層作為金屬化源漏區(250)或對所述金屬硅化物層進行摻雜形成金屬化源漏區(250)，得到第n+1層MOS器件；

S3，將第n層MOS器件與所述第n+1層MOS器件金屬互連，

所述步驟S2中，在小于600℃的條件下形成所述金屬硅化物層，

所述步驟S2包括以下步驟：

S21，在位于所述假柵(220)兩側的所述半導體層(210)上沉積金屬材料；

S22，對所述金屬材料進行熱處理，以使位于所述假柵(220)兩側的部分所述半導體層(210)與所述金屬材料反應，去除未反應的所述金屬材料，以得到所述金屬硅化物層，并將所述金屬硅化物層作為金屬化源漏區(250)，

所述金屬材料選自Co或Pt。

2.根據權利要求1所述的制備方法，其特征在于，所述步驟S1中，在小于550℃的條件下形成所述半導體層(210)。

3.根據權利要求2所述的制備方法，其特征在于，采用沉積工藝或鍵合工藝將所述半導體層(210)形成于所述n層MOS器件中的頂層MOS器件上。

4.根據權利要求1至3中任一項所述的制備方法，其特征在于，所述半導體層(210)為單晶硅、單晶鍺、單晶鍺硅、多晶硅和多晶鍺和多晶鍺硅中的任一種形成的單層或多層形成的疊層。

5.根據權利要求1所述的制備方法，其特征在于，在形成所述假柵(220)的步驟之后，所述步驟S1還包括以下步驟：

在所述假柵(220)兩側的所述半導體層(210)中形成源漏延伸區(230)；

形成位于所述假柵(220)兩側的側墻(240)，所述側墻(240)覆蓋至少部分所述源漏延伸區(230)。

6.根據權利要求1所述的制備方法，其特征在于，所述步驟S2包括以下步驟：

S21，在位于所述假柵(220)兩側的所述半導體層(210)上沉積金屬材料；

S22，對所述金屬材料進行熱處理，以使位于所述假柵(220)兩側的部分所述半導體層(210)與所述金屬材料反應，去除未反應的所述金屬材料，以得到所述金屬硅化物層；

S23，采用離子注入工藝對所述金屬硅化物層進行摻雜，以得到所述金屬化源漏區(250)。

7.根據權利要求1所述的制備方法，其特征在于，所述半導體層(210)具有順次連接的第一半導體區域、第二半導體區域和第三半導體區域，所述假柵(220)位于所述第二半導體區域上，所述第一半導體區域和所述第三半導體區域位于所述第二半導體區域兩側，

所述步驟S21中，在所述第一半導體區域和所述第三半導體區域上沉積所述金屬材料；

所述步驟S22中，對所述金屬材料進行熱處理，以使所述第一半導體區域中的部分或全部與所述金屬材料反應，并使所述第三半導體區域中的部分或全部與所述金屬材料反應，去除未反應的所述金屬材料，以得到部分金屬化源漏區或全金屬化源漏區。

8.根據權利要求1所述的制備方法，其特征在于，在所述步驟S2之后，所述制備方法還包括以下步驟：

去除所述假柵(220)，并在所述柵氧層上形成柵堆疊結構(260)，以得到第n+1層MOS器件，所述金屬化源漏區(250)位于所述柵堆疊結構(260)兩側。

9.根據權利要求1所述的制備方法，其特征在于，在所述步驟S3之后，所述制備方法還包括：

重復執行所述步驟S1至步驟S3，以得到所述多層MOS器件。

10.根據權利要求1所述的制備方法，其特征在于，所述多層MOS器件中的至少一層MOS器件為CMOS器件。