[發(fā)明專利]一種高精度光纖慣導(dǎo)陀螺信號處理SOC芯片

在審

• 申請?zhí)枺?/td>: 201811643363.1
• 申請日: 2018-12-29
• 公開（公告）號: CN111380525A
• 公開（公告）日: 2020-07-07
• 發(fā)明（設(shè)計）人: 楊利民
• 申請（專利權(quán)）人: 天津益華微電子有限公司
• 主分類號: G01C21/18
• 分類號: G01C21/18
• 代理公司: 天津濱海科緯知識產(chǎn)權(quán)代理有限公司 12211
• 代理人: 楊慧玲

本發(fā)明提供了一種高精度光纖慣導(dǎo)陀螺信號處理SOC芯片，包括14bit 40Msps的ADC、CPU、IRAM、FMDM硬件加速器、FLASH和Bus Bridge；CPU分別與ADC、IRAM、FMDM硬件加速器、FLASH和Bus Bridge連接，Bus Bridge連接VCO、TIMER、UART和WDT。本發(fā)明所述的一種高精度光纖慣導(dǎo)陀螺信號處理SOC芯片，將陀螺儀中的信號處理電路板微縮成為一顆小型的芯片，不但大幅縮小了陀螺儀的體積，而且還大幅提高了可靠性，實現(xiàn)了關(guān)鍵部件的國產(chǎn)化。

技術(shù)領(lǐng)域

本發(fā)明屬于光纖陀螺領(lǐng)域，尤其是涉及一種高精度光纖慣導(dǎo)陀螺信號處理SOC芯片。

背景技術(shù)

光纖陀螺是一種用于慣性導(dǎo)航的光纖傳感器，具有無機械活動部件、無預(yù)熱時間、不敏感加速度、動態(tài)范圍寬、數(shù)字輸出、體積小等優(yōu)點。除此之外，光纖陀螺還克服了環(huán)形激光陀螺成本高和閉鎖現(xiàn)象等致命缺點。

高精度光纖慣導(dǎo)陀螺的關(guān)鍵部件和芯片長期以來全部依賴進(jìn)口，同時使用分離芯片生產(chǎn)的信號處理板存在體積大可靠性低的問題。目前高精度慣導(dǎo)陀螺儀應(yīng)用于眾多行業(yè)中，要求高精度陀螺儀堅固、可靠、尺寸小、重量輕、低功耗和低成本的場合日益增多，這就讓高精度陀螺儀產(chǎn)品的小型化成為關(guān)鍵。無論在航空航天等軍用領(lǐng)域還是無人駕駛等民用領(lǐng)域，高精度陀螺儀的小型化都是極為關(guān)鍵的技術(shù)。

傳統(tǒng)光纖慣導(dǎo)陀螺信號處理板是采用分離芯片組成的，使用分離ADC、DSP或FPGA器件組合而成，這些芯片全部依賴進(jìn)口，且體積較大，在高加速度的環(huán)境下可靠性較低。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明旨在提出一種高精度光纖慣導(dǎo)陀螺信號處理SOC芯片，將陀螺儀中的信號處理電路板微縮成為一顆小型的芯片，不但大幅縮小了陀螺儀的體積，而且還大幅提高了可靠性，實現(xiàn)了關(guān)鍵部件的國產(chǎn)化。

為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實現(xiàn)的：

一種高精度光纖慣導(dǎo)陀螺信號處理SOC芯片，包括14bit 40Msps的ADC、CPU、IRAM、FMDM硬件加速器、FLASH和Bus Bridge；CPU分別與ADC、IRAM、FMDM硬件加速器、FLASH和BusBridge連接，Bus Bridge連接VCO、TIMER、UART和WDT。

光電信號通過ADC進(jìn)行數(shù)字?jǐn)?shù)據(jù)變換；CPU控制數(shù)據(jù)進(jìn)入IRAM進(jìn)行存儲；FMDM硬件加速器對數(shù)據(jù)進(jìn)行慣導(dǎo)解算及卡爾曼濾波器數(shù)字信號處理，并計算出姿態(tài)信息數(shù)據(jù)，由CPU控制姿態(tài)信息數(shù)據(jù)通過Bus Bridge，最終由VCO發(fā)出光電驅(qū)動信號；FLASH用于程序存儲；TIMER、UART和WDT用于程序運行和對外通信。

進(jìn)一步的，F(xiàn)MDM硬件加速器包括64個PE單元、XRAM、YRAM和SIMD控制器，SIMD控制器分別連接64個PE單元、XRAM和YRAM。

設(shè)計了64個PE單元，具有極高的并行處理性能，F(xiàn)MDM硬件加速器加速陣列IP，能夠提供強大的計算能力，同時能夠動態(tài)更新程序算法。

進(jìn)一步的，每個PE單元均由兩個16bit輸入寄存器、一個16*16bit乘法器、一個32bit累加器和一個32bit結(jié)果寄存器組成；兩個16bit輸入寄存器均連接16*16bit乘法器，16*16bit乘法器連接32bit累加器，32bit累加器與32bit結(jié)果寄存器相互連接。

進(jìn)一步的，CPU采用RISC V架構(gòu)，運行速度是350MHZ。

進(jìn)一步的，F(xiàn)MDM硬件加速器的運行速度是350MHZ。

進(jìn)一步的，ADC是Pipeline/SAR ADC。

進(jìn)一步的，XRAM和YRAM均是128KB。

相對于現(xiàn)有技術(shù)，本發(fā)明所述的一種高精度光纖慣導(dǎo)陀螺信號處理SOC芯片具有以下優(yōu)勢：