[發明專利]存儲系統和存儲系統的操作方法

有效

• 申請號: 201811634890.6
• 申請日: 2018-12-29
• 公開（公告）號: CN110362420B
• 公開（公告）日: 2023-06-16
• 發明（設計）人: 郭康燮;金起業;尹榮俊
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;郭放

本發明公開了存儲系統及存儲系統的操作方法。存儲系統包括：存儲單元陣列，其適用于儲存第一數據和用于校正第一數據的錯誤的第一奇偶校驗位；以及錯誤校正電路，其適用于：產生第二預奇偶校驗位，第二預奇偶校驗位包括第一子奇偶校驗位和第二子奇偶校驗位；通過對校正子進行解碼來產生第一奇偶校驗位錯誤標志和第一數據錯誤標志；基于第一奇偶校驗位錯誤標志來校正第一奇偶校驗位的錯誤；基于用于產生第二子奇偶校驗位的第一數據的錯誤信息來產生第二子奇偶校驗位錯誤標志；以及基于第二子奇偶校驗位錯誤標志來校正第二子奇偶校驗位的任何錯誤。

相關申請的交叉引用

本申請要求于2018年4月9日提交的申請號為10-2018-0041138的韓國專利申請的優先權，其通過引用整體并入本文。

技術領域

本發明的各種實施例涉及存儲系統，更具體地，涉及用于校正錯誤和降低功耗的存儲系統以及用于操作存儲系統的方法。

背景技術

廣泛用于高性能電子系統的半導體器件的容量和操作速度正在增大。

動態隨機存取存儲器(DRAM)是一種半導體器件，是易失性存儲器，其使用電容器作為基本儲存元件。

隨著DRAM的操作速度加快和DRAM的儲存容量增加，逐漸需要更高可靠性的數據傳送和更低的功耗。

為此，對包括執行操作以滿足這些需求的適當地配置的電路的存儲系統的需求日益增長。

發明內容

本發明的實施例涉及包括核心錯誤校正電路和鏈路錯誤校正電路兩者的存儲系統，以及用于操作所述存儲系統的方法。

本發明的實施例涉及存儲系統以及用于操作所述存儲系統的方法，所述存儲系統包括能夠同時執行核心錯誤校正操作和鏈路錯誤校正操作的集成錯誤校正電路。

本發明的實施例涉及存儲系統以及用于操作所述存儲系統的方法，所述存儲系統包括核心錯誤校正電路、鏈路錯誤校正電路和DBI部件中的全部。

本發明的實施例涉及存儲系統以及用于操作所述存儲系統的方法，所述存儲系統包括能夠同時執行核心錯誤校正操作和鏈路錯誤校正操作的DBI單元和錯誤校正電路兩者。

根據本發明的一個實施例，一種存儲系統包括：存儲單元陣列，其適用于儲存第一數據和第一奇偶校驗位，所述第一奇偶校驗位用于校正第一數據的錯誤；以及錯誤校正電路，其適用于產生第二數據和第二奇偶校驗位，所述第二奇偶校驗位包括通過校正所述第一奇偶校驗位的錯誤得到的比特位和通過校正第二子奇偶校驗位的錯誤得到的比特位；其中，所述錯誤校正電路包括：單錯誤校正和雙錯誤檢測(SECDED)奇偶校驗位發生器，其適用于產生第二預奇偶校驗位，所述第二預奇偶校驗位包括第一子奇偶校驗位和所述第二子奇偶校驗位；校正子解碼器，其適用于通過對校正子進行解碼來產生第一奇偶校驗位錯誤標志和第一數據錯誤標志；SEC奇偶校驗位校正器，其適用于基于所述第一奇偶校驗位錯誤標志來校正所述第一奇偶校驗位的錯誤；DED奇偶校驗位錯誤檢測器，其適用于基于用于產生所述第二子奇偶校驗位的所述第一數據的錯誤信息來產生第二子奇偶校驗位錯誤標志；以及DED奇偶校驗位校正器，其適用于基于所述第二子奇偶校驗位錯誤標志來校正所述第二子奇偶校驗位的任何錯誤。

根據本發明的另一實施例，一種用于操作存儲系統的方法，包括：產生第二數據和第二奇偶校驗位，所述第二奇偶校驗位包括通過校正第一奇偶校驗位的錯誤而得到的比特位和通過校正第二子奇偶校驗位的錯誤而得到的比特位；產生第二預奇偶校驗位，所述第二預奇偶校驗位包括第一子奇偶校驗位和所述第二子奇偶校驗位；通過對校正子進行解碼來產生第一奇偶校驗位錯誤標志和第一數據錯誤標志；基于所述第一奇偶校驗位錯誤標志來校正所述第一奇偶校驗位的錯誤；基于用于產生所述第二子奇偶校驗位的所述第一數據的錯誤信息來產生第二子奇偶校驗位錯誤標志；以及基于所述第二子奇偶校驗位錯誤標志來校正所述第二子奇偶校驗位的任何錯誤。