[發明專利]封裝結構及組件連接的方法

在審

• 申請號: 201811624380.0
• 申請日: 2018-12-28
• 公開（公告）號: CN110164782A
• 公開（公告）日: 2019-08-23
• 發明（設計）人: 林育民;張道智;駱韋仲
• 申請（專利權）人: 財團法人工業技術研究院
• 主分類號: H01L21/60
• 分類號: H01L21/60
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本揭露公開一種封裝結構及組件連接的方法，其中所述封裝結構包括第一基底，所述第一基底包含第一線路與連接至所述第一線路的至少一第一接點；第二基底，所述第二基底包含第二線路與連接至所述第二線路的至少一第二接點，所述至少一第一接點與所述至少一第二接點彼此部分物理性接觸或彼此部分化學性界面反應接觸；以及至少一第三接點，所述至少一第三接點包圍所述至少一第一接點與所述至少一第二接點，且所述第一基底至少通過所述至少一第一接點與所述至少一第二接點與所述第二基底電連接。

技術領域

本揭露涉及一種封裝結構以及組件連接方法。

背景技術

隨著電子裝置的輕薄化，目前的趨勢正致力于將半導體的組件直接連接而減少中介基底的使用，一方面可減少半導體封裝的尺寸，同時可縮短電性通路，提升半導體封裝中的運算速度。傳統的組裝方式為在高溫下進行焊接，但高溫會影響芯片的性能。因應更先進的封裝需求并避免傳統焊接連接的高溫影響芯片性能，需要持續尋求新的組裝方法。

發明內容

本揭露的目的在于提供適用于連接半導體封裝組件的連結結構與連接方法。此連接方法適用于要求較低接合溫度的半導體封裝制造流程。依照本揭露實施例所提供的連接方法包括使用低溫接合制作工藝以將不同組件、芯片及/或基板互相連接接合。依照本揭露實施例所提供的連接方法，通過化學鍍覆制作工藝形成金屬構件，不但可達成穩定電連接，更可將半導體封裝的所需的接合溫度從250℃大幅降低至200℃以下。本揭露更進一步提供能夠在較低接合溫度下達成穩定電連接的連接結構以及包含所述連接結構的封裝。

本揭露的封裝結構，包括：第一基底，包含第一線路與至少一第一接點，其中所述至少一第一接點電連接至所述第一線路；第二基底，包含第二線路與至少一第二接點，其中所述至少一第二接點電連接至所述第二線路，所述至少一第一接點與所述至少一第二接點彼此部分物理性接觸或彼此部分化學性界面反應接觸；以及至少一第三接點，所述至少一第三接點包圍所述至少一第一接點與所述至少一第二接點，其中所述第一基底至少通過所述至少一第一接點與所述至少一第二接點與所述第二基底電連接。

在本揭露的一實施例中，所述至少一第一接點與所述至少一第二接點之間配置有所述至少一第三接點。

在本揭露的一實施例中，上述的封裝結構還包括所述至少一第一接點與所述至少一第二接點接觸后形成的介金屬化合物(intermetallic compound，IMC)或合金固溶體(solid solution)。

在本揭露的一實施例中，上述的封裝結構還包括配置于第一基底與第二基底之間的封填物。

在本揭露的一實施例中，上述的第一基底為存儲器芯片或邏輯芯片。

在本揭露的一實施例中，上述的第二基底為傳感器芯片。

在本揭露的一實施例中，上述的第三接點的材料包括鎳(Ni)、錫(Sn)、金(Au)、銅(Cu)、銀(Ag)或其組合。

根據本揭露的另一個態樣，一種封裝結構包括：第一基底，包含第一線路與至少一第一接點，其中所述至少一第一接點電連接至所述第一線路；第二基底，包含第二線路與至少一第二接點，其中所述至少一第二接點電連接至所述第二線路；第三接點，位于所述第一接點與所述第二接點之間；以及第四接點，位于所述第一基底與所述第二基底之間。其中所述第三接點至少部分物理性接觸所述第一接點以及所述第二接點，所述第四接點包圍所述第一接點、所述第二接點與所述第三接點并且物理性接觸所述第一接點、所述第二接點與所述第三接點，且所述第一基底至少通過所述第一、第二、與第三接點與所述第二基底電連接。

在本揭露的一實施例中，上述第三接點是由低溫接合金屬所構成。

在本揭露的一實施例中，上述低溫接合金屬包括雙晶銅、雙晶銀或其他納米雙晶材料、銦錫合金、錫鉍合金、多孔金或其組合。