[發(fā)明專利]一種小回滯雙向瞬態(tài)電壓抑制器及其應(yīng)用

有效

• 申請(qǐng)?zhí)枺?/td>: 201811619461.1
• 申請(qǐng)日: 2018-12-28
• 公開（公告）號(hào): CN109698195B
• 公開（公告）日: 2021-03-02
• 發(fā)明（設(shè)計(jì)）人: 梁海蓮;朱玲;顧曉峰
• 申請(qǐng)（專利權(quán)）人: 江南大學(xué)
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02
• 代理公司: 哈爾濱市陽光惠遠(yuǎn)知識(shí)產(chǎn)權(quán)代理有限公司 23211
• 代理人: 張勇

本發(fā)明公開了一種小回滯雙向瞬態(tài)電壓抑制器及其應(yīng)用，屬于集成電路半導(dǎo)體技術(shù)領(lǐng)域。由P襯底、第一高壓深N阱、第二高壓深N阱、第一、第二、第三及第四N阱、第一、第二及第三P阱、第一N+注入?yún)^(qū)、第一P+注入?yún)^(qū)、第二P+注入?yún)^(qū)、第三P+注入?yún)^(qū)、第二N+注入?yún)^(qū)、第一多晶硅柵及其覆蓋的第一薄柵氧化層和第二多晶硅柵及其覆蓋的第二薄柵氧化層構(gòu)成。在ESD應(yīng)力作用下，一方面通過關(guān)態(tài)PMOS和開態(tài)PMOS串聯(lián)構(gòu)成輔助觸發(fā)SCR路徑，降低器件觸發(fā)電壓，提高魯棒性，另一方面通過高壓深N阱和浮空N阱延長(zhǎng)電流泄放路徑，降低SCR結(jié)構(gòu)正反饋程度，提高維持電壓，且器件呈對(duì)稱結(jié)構(gòu)，具有雙向過壓、過流防護(hù)或抗浪涌功能。

技術(shù)領(lǐng)域

本發(fā)明涉及一種小回滯雙向瞬態(tài)電壓抑制器及其應(yīng)用，屬于集成電路半導(dǎo)體技術(shù)領(lǐng)域。

背景技術(shù)

隨著電子信息技術(shù)的飛速發(fā)展，集成電路(integrated circuit，IC)內(nèi)部器件的柵氧尺寸越來越小，電路集成度越來越高，半導(dǎo)體器件遭受靜電破壞的現(xiàn)象日益嚴(yán)重。因?yàn)殪o電放電(Electro-Static discharge，ESD)作用時(shí)間短，瞬間釋放能量大，對(duì)電路產(chǎn)生的瞬間沖擊，易導(dǎo)致電路內(nèi)部發(fā)生功能紊亂、結(jié)擊穿或金屬融化。對(duì)于IC芯片來說，一次輕微的ESD現(xiàn)象可能會(huì)導(dǎo)致嚴(yán)重的損傷，甚至永久性的失效。又由于ESD現(xiàn)象具有潛在性、隨機(jī)性和復(fù)雜性等特點(diǎn)，且伴隨著電子產(chǎn)品的整個(gè)使用周期，如果芯片內(nèi)部或電子產(chǎn)品沒有適當(dāng)?shù)腅SD防護(hù)措施，芯片或電子產(chǎn)品的使用壽命及系統(tǒng)可靠性將面臨嚴(yán)峻威脅。因此，在IC芯片內(nèi)部或電子系統(tǒng)中設(shè)立合適的過壓、過流，抑制瞬態(tài)脈沖電應(yīng)力，提高IC及電子產(chǎn)品的系統(tǒng)可靠性，尤為重要。

在瞬態(tài)脈沖抑制過程中，可控硅(Silicon Controlled Rectifier，SCR)因具有單位面積ESD電流泄放效率高、寄生電容低、魯棒性強(qiáng)等特點(diǎn)，應(yīng)用廣泛，并逐漸成為ESD防護(hù)及瞬態(tài)浪涌抑制領(lǐng)域的研究熱點(diǎn)。但是因?yàn)镾CR存在觸發(fā)電壓過高，維持電壓過低，易產(chǎn)生閂鎖等問題，其工程應(yīng)用中受到一定限制。現(xiàn)有技術(shù)中通過在SCR內(nèi)部嵌入柵接地NMOS(N型Metal-Oxide-Semiconductor，NMOS晶體管)管，可有效降低器件的觸發(fā)電壓和開啟時(shí)間，但是，這種結(jié)構(gòu)的器件通常只能夠抵抗某一固定方向的過應(yīng)力脈沖的打擊，提供單向泄放電流路徑；當(dāng)器件受到反方向的過應(yīng)力沖擊時(shí)，該器件相當(dāng)于一個(gè)正偏二極管，存在漏電問題。

發(fā)明內(nèi)容

為了解決目前存在的傳統(tǒng)SCR觸發(fā)電壓過高，維持電壓過低，容易產(chǎn)生閂鎖風(fēng)險(xiǎn)及單向過應(yīng)力防護(hù)局限的問題，本發(fā)明提供了一種小回滯雙向瞬態(tài)電壓抑制器及其應(yīng)用。

本發(fā)明的第一個(gè)目的在于提供一種小回滯雙向瞬態(tài)電壓抑制器，所述抑制器由P襯底(101)、第一高壓深N阱(102)、第二高壓深N阱(103)、第一N阱(104)、第一P阱(105)、第二N阱(106)、第二P阱(107)、第三N阱(108)、第三P阱(109)、第四N阱(110)、第一N+注入?yún)^(qū)(111)、第一P+注入?yún)^(qū)(112)、第二P+注入?yún)^(qū)(113)、第三P+注入?yún)^(qū)(114)、第二N+注入?yún)^(qū)(115)、第一多晶硅柵(116)及其覆蓋的第一薄柵氧化層(117)和第二多晶硅柵(118)及其覆蓋的第二薄柵氧化層(119)構(gòu)成；

在P襯底(101)的表面區(qū)域從左至右依次設(shè)有第一高壓深N阱(102)和第二高壓深N阱(103)，P襯底(101)的左側(cè)邊緣與第一高壓深N阱(102)的左側(cè)相連，P襯底(101)的右側(cè)邊緣與第二高壓深N阱(103)的右側(cè)相連；第一高壓深N阱(102)與第二高壓深N阱(103)之間設(shè)有一間距；

在第一高壓深N阱(102)的表面區(qū)域從左至右依次設(shè)有第一N阱(104)和第一P阱(105)，第一N阱(104)的左側(cè)與第一高壓深N阱(102)的左側(cè)相連，第一N阱(104)的右側(cè)與第一P阱(105)的左側(cè)相連；

第二N阱(106)橫跨在第一高壓深N阱(102)和P襯底(101)的表面區(qū)域，第一P阱(105)的右側(cè)與第二N阱(106)的左側(cè)相連，第二N阱(106)的右側(cè)與第二P阱(107)的左側(cè)相連；