[發明專利]半導體裝置及其形成方法

有效

• 申請號: 201811617682.5
• 申請日: 2018-12-28
• 公開（公告）號: CN110021561B
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 韋維克;陳柏安
• 申請（專利權）人: 新唐科技股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 王濤;任默聞

本發明提供一種半導體裝置的形成方法。首先，提供一基板，并在上述基板的高電位預定區中形成具有相反導電型態的第一阱與第二阱。接著，形成高電位區氧化層于上述高電位預定區的基板上，然后在上述基板的低電位預定區中形成具有相反導電型態的第三阱與第四阱，之后，形成低電位區氧化層于上述低電位預定區的基板上。

技術領域

本發明有關于一種半導體裝置的形成方法，且特別有關于一種半導體裝置的高電位區的阱與低電位區的阱的形成方法。

背景技術

在半導體裝置的制造中，有時須將高壓集成電路元件的工藝整合至低壓集成電路元件的工藝中，以將高壓集成電路元件與低壓集成電路元件同時整合至半導體裝置中。

然而，將高壓集成電路元件的工藝整合至低壓集成電路元件的工藝中時，所形成的低壓集成電路元件可能會受到高壓集成電路元件的工藝的影響而降低其可靠度。

發明內容

本發明實施例提供一種半導體裝置的形成方法。上述半導體裝置的形成方法包括提供基板。上述基板包括低電位預定區以及高電位預定區。上述方法亦包括形成第一阱與第二阱于上述高電位預定區的基板中。上述第一阱與第二阱具有相反的導電型態。上述方法亦包括形成高電位區氧化層于上述高電位預定區的基板上、在形成上述高電位區氧化層之后形成第三阱與第四阱于上述低電位預定區的基板中。上述第三阱與第四阱具有相反的導電型態。上述方法亦包括形成低電位區氧化層于上述低電位預定區的基板上。

本發明實施例亦提供一種半導體裝置。上述半導體裝置包括基板。上述基板包括低電位區以及高電位區。上述半導體裝置亦包括第一阱與第二阱。上述第一阱與第二阱位于上述高電位區的基板中，且上述第一阱與第二阱具有相反的導電型態。上述半導體裝置亦包括位于上述高電位區的基板上的高電位區氧化層、位于上述低電位區的基板中的第三阱與第四阱。上述第三阱與第四阱具有相反的導電型態。上述半導體裝置亦包括位于上述低電位區的基板上的低電位區氧化層。上述高電位區氧化層的厚度大于上述低電位區氧化層的厚度。

附圖說明

以下將配合所附圖式詳述本發明實施例。應注意的是，各種特征并未按照比例繪制且僅用以說明例示。事實上，元件的尺寸可能經放大或縮小，以清楚地表現出本發明實施例的技術特征。

圖1至圖12為一系列的剖面圖，用以說明本發明實施例的半導體裝置的形成方法。

附圖標號：

10～第一金屬氧化物半導體場效應晶體管；

20～第二金屬氧化物半導體場效應晶體管；

12～第一源極/漏極區；

22～第二源極/漏極區；

14～第一柵極電極；

24～第二柵極電極；

100～基板；

100L～低電位預定區；

100H～高電位預定區；

102～犧牲氧化層；

200、300、700、800～注入掩膜；

202～第一阱；

302～第二阱；

400、900～掩膜層；

602～高電位區氧化層；

604～第一氧化層；

702～第三阱；

802～第四阱；

1102～低電位區氧化層；

1104～第二氧化層；