[發(fā)明專利]MOS器件的制作方法有效
| 申請(qǐng)?zhí)枺?/td> | 201811616180.0 | 申請(qǐng)日: | 2018-12-27 |
| 公開(公告)號(hào): | CN109712892B | 公開(公告)日: | 2022-02-22 |
| 發(fā)明(設(shè)計(jì))人: | 吳振華;郭鴻;李俊杰 | 申請(qǐng)(專利權(quán))人: | 中國科學(xué)院微電子研究所 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336;H01L29/786;H01L29/06 |
| 代理公司: | 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240 | 代理人: | 韓建偉;董文倩 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | mos 器件 制作方法 | ||
本發(fā)明提供了一種MOS器件的制作方法。該制作方法包括以下步驟:在襯底上形成柵極,在襯底的第一區(qū)域和第三區(qū)域中形成第一重?fù)诫s區(qū),并去除位于第三區(qū)域中的部分第一重?fù)诫s區(qū),第三區(qū)域中剩余的第一重?fù)诫s區(qū)構(gòu)成第一源區(qū)部,第一區(qū)域中的第一重?fù)诫s區(qū)構(gòu)成漏區(qū),襯底的第二區(qū)域構(gòu)成溝道區(qū);在被去除的第三區(qū)域中形成第二重?fù)诫s區(qū),第二重?fù)诫s區(qū)與第一源區(qū)部接觸,且第二重?fù)诫s區(qū)與第一重?fù)诫s區(qū)的摻雜類型相反;去除第一源區(qū)部中與第二重?fù)诫s區(qū)接觸的部分以形成隔離區(qū)域,剩余的第一源區(qū)部構(gòu)成第二源區(qū)部,在隔離區(qū)域中形成分別與第二源區(qū)部和第二重?fù)诫s區(qū)接觸的金屬區(qū)域,第二源區(qū)部、金屬區(qū)域以及第二重?fù)诫s區(qū)構(gòu)成源區(qū)。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,具體而言,涉及一種MOS器件的制作方法。
背景技術(shù)
隨著器件尺寸的不斷縮小,半導(dǎo)體器件面臨諸多問題,如溝道效應(yīng)嚴(yán)重、泄漏電流大等等,上述問題均會(huì)導(dǎo)致器件具有高功耗。因此,功耗是目前晶體管領(lǐng)域面臨的主要問題,通過降低器件的工作電壓或使器件保持較高的開關(guān)比都能夠有效地降低功耗。
為了有效降低器件功耗,現(xiàn)有技術(shù)中研究出了隧穿場(chǎng)效應(yīng)晶體管(TFET),TFET相比于現(xiàn)有技術(shù)中的MOS晶體管,能夠具有更低的功耗。然而,其仍具有較高的開關(guān)比,從而導(dǎo)致功耗無法進(jìn)一步降低。
因此,現(xiàn)有技術(shù)中亟需提供一種能夠具有低功耗的MOS晶體管。
發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種MOS器件的制作方法,以提高一種能夠具有低功耗的MOS晶體管。
為了實(shí)現(xiàn)上述目的,根據(jù)本發(fā)明的一個(gè)方面,提供了一種MOS器件的制作方法,包括以下步驟:S1,提供襯底,并在襯底上形成柵極,襯底具有位于柵極下方且順次連接的第一區(qū)域、第二區(qū)域和第三區(qū)域,第二區(qū)域位于與柵極對(duì)應(yīng)的襯底中,第二區(qū)域和第三區(qū)域位于柵極兩側(cè)的襯底中;S2,在第一區(qū)域和第三區(qū)域中形成第一重?fù)诫s區(qū),并去除位于第三區(qū)域中的部分第一重?fù)诫s區(qū),第三區(qū)域中剩余的第一重?fù)诫s區(qū)構(gòu)成第一源區(qū)部,第一區(qū)域中的第一重?fù)诫s區(qū)構(gòu)成漏區(qū),第二區(qū)域構(gòu)成溝道區(qū);S3,在被去除的第三區(qū)域中形成第二重?fù)诫s區(qū),第二重?fù)诫s區(qū)與第一源區(qū)部接觸,且第二重?fù)诫s區(qū)與第一重?fù)诫s區(qū)的摻雜類型相反;S4,去除第一源區(qū)部中與第二重?fù)诫s區(qū)接觸的部分以形成隔離區(qū)域,剩余的第一源區(qū)部構(gòu)成第二源區(qū)部,在隔離區(qū)域中形成分別與第二源區(qū)部和第二重?fù)诫s區(qū)接觸的金屬區(qū)域,第二源區(qū)部、金屬區(qū)域以及第二重?fù)诫s區(qū)構(gòu)成源區(qū)。
進(jìn)一步地,第一重?fù)诫s區(qū)和第二重?fù)诫s區(qū)的摻雜濃度獨(dú)立地選自1015~1020。
進(jìn)一步地,沿第一區(qū)域、第二區(qū)域和第三區(qū)域順次排列的方向上第二源區(qū)部的寬度為2~20nm。
進(jìn)一步地,沿第一區(qū)域、第二區(qū)域和第三區(qū)域順次排列的方向上金屬區(qū)域的寬度為1~20nm。
進(jìn)一步地,形成金屬區(qū)域的材料選自Ag、Au和W中的任一種或多種。
進(jìn)一步地,襯底為SOI。
進(jìn)一步地,步驟S2包括以下步驟:S21,形成包裹柵極的第一側(cè)墻,并在位于第一側(cè)墻兩側(cè)的襯底中形成第一重?fù)诫s區(qū);S22,將側(cè)墻材料包裹在第一側(cè)墻表面形成第二側(cè)墻,并形成覆蓋第二側(cè)墻和第一重?fù)诫s區(qū)的第一掩膜預(yù)備層;S23,刻蝕第一掩膜預(yù)備層中與第三區(qū)域接觸的部分,以使第三區(qū)域中的部分第一重?fù)诫s區(qū)的表面裸露,得到第一裸露表面,剩余的第一掩膜預(yù)備層構(gòu)成第一掩膜層;S24,從第一裸露表面開始刻蝕第一重?fù)诫s區(qū),以得到漏區(qū)和第一源區(qū)部。
進(jìn)一步地,襯底為SOI,包括順序?qū)盈B的頂層硅、埋氧層和底層硅,在步驟S21中,在頂層硅中形成第一重?fù)诫s區(qū);在步驟S22中,在襯底上沉積氮化硅以形成第一掩膜預(yù)備層;在步驟S24中,干法刻蝕第一重?fù)诫s區(qū),以使埋氧層的部分表面裸露。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國科學(xué)院微電子研究所,未經(jīng)中國科學(xué)院微電子研究所許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811616180.0/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





