[發明專利]MOS器件的制作方法

有效

• 申請號: 201811616180.0
• 申請日: 2018-12-27
• 公開（公告）號: CN109712892B
• 公開（公告）日: 2022-02-22
• 發明（設計）人: 吳振華;郭鴻;李俊杰
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/786;H01L29/06
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 韓建偉;董文倩

1.一種MOS器件的制作方法，其特征在于，包括以下步驟：

S1，提供襯底(10)，并在所述襯底(10)上形成柵極(20)，所述襯底(10)具有位于所述柵極(20)下方且順次連接的第一區域、第二區域和第三區域，所述第二區域位于與所述柵極(20)對應的所述襯底(10)中，所述第一區域和所述第三區域位于所述柵極(20)兩側的所述襯底(10)中；

S2，在所述第一區域和所述第三區域中形成第一重摻雜區(40)，并去除位于所述第三區域中的部分所述第一重摻雜區(40)，所述第三區域中剩余的所述第一重摻雜區(40)構成第一源區部(420)，所述第一區域中的所述第一重摻雜區(40)構成漏區(410)，所述第二區域構成溝道區(50)；

S3，在被去除的所述第三區域中形成第二重摻雜區(80)，所述第二重摻雜區(80)與所述第一源區部(420)接觸，且所述第二重摻雜區(80)與所述第一重摻雜區(40)的摻雜類型相反；

S4，去除所述第一源區部(420)中與所述第二重摻雜區(80)接觸的部分以形成隔離區域(122)，剩余的所述第一源區部(420)構成第二源區部(430)，在所述隔離區域(122)中形成分別與所述第二源區部(430)和所述第二重摻雜區(80)接觸的金屬區域(130)，所述第二源區部(430)、所述金屬區域(130)以及所述第二重摻雜區(80)構成源區，

所述步驟S2包括以下步驟：

S21，形成包裹所述柵極(20)的第一側墻(30)，并在位于所述第一側墻(30)兩側的所述襯底(10)中形成所述第一重摻雜區(40)；

S22，將側墻材料包裹在所述第一側墻(30)表面形成第二側墻(60)，并形成覆蓋所述第二側墻(60)和所述第一重摻雜區(40)的第一掩膜預備層(710)；

S23，刻蝕所述第一掩膜預備層(710)中與所述第三區域接觸的部分，以使所述第三區域中的部分所述第一重摻雜區(40)的表面裸露，得到第一裸露表面，剩余的所述第一掩膜預備層(710)構成第一掩膜層(70)；

S24，從所述第一裸露表面開始刻蝕所述第一重摻雜區(40)，以得到所述漏區(410)和所述第一源區部(420)。

2.根據權利要求1所述的制作方法，其特征在于，所述第一重摻雜區(40)和所述第二重摻雜區(80)的摻雜濃度獨立地選自10¹⁵～10²⁰cm^-3。

3.根據權利要求1所述的制作方法，其特征在于，沿所述第一區域、所述第二區域和所述第三區域順次排列的方向上所述第二源區部(430)的寬度為2～20nm。

4.根據權利要求1所述的制作方法，其特征在于，沿所述第一區域、所述第二區域和所述第三區域順次排列的方向上所述金屬區域(130)的寬度為1～20nm。

5.根據權利要求1所述的制作方法，其特征在于，形成所述金屬區域(130)的材料選自Ag、Au和W中的任一種或多種。

6.根據權利要求1所述的制作方法，其特征在于，所述襯底(10)為SOI。

7.根據權利要求1所述的制作方法，其特征在于，所述襯底(10)為SOI，包括順序層疊的頂層硅(101)、埋氧層(102)和底層硅(103)，在所述步驟S21中，在所述頂層硅(101)中形成所述第一重摻雜區(40)；在所述步驟S22中，在所述襯底(10)上沉積氮化硅以形成所述第一掩膜預備層(710)；在所述步驟S24中，干法刻蝕所述第一重摻雜區(40)，以使所述埋氧層(102)的部分表面裸露。