[發(fā)明專利]具有用于可編程結(jié)構(gòu)和可編程結(jié)構(gòu)支持電路的單獨管芯的集成電路器件

在審

• 申請?zhí)枺?/td>: 201811609293.8
• 申請日: 2018-12-27
• 公開（公告）號: CN110010601A
• 公開（公告）日: 2019-07-12
• 發(fā)明（設(shè)計）人: R.P.古塔拉;A.R.達(dá)蘇;S.R.阿特薩特;S.J.韋伯
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 周學(xué)斌;申屠偉進(jìn)

提供了一種集成電路器件，其具有用于可編程邏輯結(jié)構(gòu)和用以操作該可編程邏輯結(jié)構(gòu)的電路的單獨管芯。第一集成電路管芯可以包括現(xiàn)場可編程門陣列結(jié)構(gòu)。第二集成電路管芯可以被耦合到該第一集成電路管芯。該第二集成電路管芯可以包括操作第一集成電路管芯的現(xiàn)場可編程門陣列結(jié)構(gòu)的結(jié)構(gòu)支持電路。

背景技術(shù)

本公開涉及一種集成電路，其包括包含可編程邏輯結(jié)構(gòu)的第一管芯和包含用于操作該可編程邏輯結(jié)構(gòu)的支持電路的第二管芯。

該部分意圖向讀者介紹可能與下面描述和/或要求保護(hù)的本公開的各種方面有關(guān)的技術(shù)的各種方面。相信本討論有助于向讀者提供背景信息以便于更好地理解本公開的各種方面。因此，可以理解的是，將從這個角度而不是作為現(xiàn)有技術(shù)的許可來閱讀這些陳述。

可編程邏輯器件是可以被編程以實行各種各樣的操作的一類集成電路?？删幊踢壿嬈骷梢园ㄓ杀环Q作配置隨機(jī)存取存儲器（CRAM）的一種形式的存儲器編程的可編程邏輯元件。因此，為了將電路設(shè)計編程到可編程邏輯器件中，可以將電路設(shè)計編譯成比特流并且編程到CRAM單元中。被編程到CRAM單元中的值定義了可編程邏輯器件的可編程邏輯元件的操作。

可編程邏輯器件的高度靈活的性質(zhì)使它們極好地適合于加速許多計算任務(wù)。因此，可編程邏輯器件越來越多地被用作用于機(jī)器學(xué)習(xí)、視頻處理、語音識別、圖像識別以及許多其他高度專業(yè)化的任務(wù)尤其是在運(yùn)行在處理器上的軟件中太慢或效率太低的那些的加速器。此外，在被稱作部分重新配置的過程中，可以按請求將定義了特定加速器功能的比特流編程到可編程邏輯器件中。然而，即使這樣也花費一些時間來實行。盡管部分重新配置可以非常快地發(fā)生（大約幾毫秒），但是一些任務(wù)可能要求甚至更快的計算（大約幾微秒或更快）。

附圖說明

在閱讀以下詳細(xì)描述并且在參考附圖時，可以更好地理解本公開的各種方面，在附圖中：

圖1是根據(jù)實施例的利用電路設(shè)計進(jìn)行編程的可編程邏輯器件的框圖；

圖2是根據(jù)實施例的包括其中結(jié)構(gòu)管芯（fabric die）與基部管芯（base die）垂直堆疊的可編程邏輯器件的封裝的框圖；

圖3是根據(jù)實施例的可編程邏輯器件的示例邏輯布置的框圖；

圖4是示出了根據(jù)實施例的可編程邏輯器件的結(jié)構(gòu)管芯和可編程邏輯器件的基部管芯的框圖，該結(jié)構(gòu)管芯包含可編程邏輯結(jié)構(gòu)，該基部管芯主要包含操作可編程邏輯結(jié)構(gòu)的非結(jié)構(gòu)電路；

圖5是根據(jù)實施例的結(jié)構(gòu)管芯的示例拓?fù)浣Y(jié)構(gòu)的框圖；

圖6是根據(jù)實施例的基部管芯的示例拓?fù)浣Y(jié)構(gòu)的框圖；

圖7是示出了根據(jù)實施例的可編程邏輯器件的結(jié)構(gòu)管芯和可編程邏輯器件的基部管芯的框圖，該結(jié)構(gòu)管芯包含可編程邏輯結(jié)構(gòu)，該基部管芯包含控制可編程邏輯結(jié)構(gòu)的結(jié)構(gòu)控制電路；

圖8是示出了根據(jù)實施例的可編程邏輯器件的結(jié)構(gòu)管芯和可編程邏輯器件的基部管芯的框圖，該結(jié)構(gòu)管芯包含可編程邏輯結(jié)構(gòu)，該基部管芯包含用于可編程邏輯結(jié)構(gòu)的功率和熱電路；

圖9是示出了根據(jù)實施例的可編程邏輯器件的結(jié)構(gòu)管芯和可編程邏輯器件的基部管芯的框圖，該結(jié)構(gòu)管芯包含可編程邏輯結(jié)構(gòu)，該基部管芯包含用于可編程邏輯結(jié)構(gòu)的存儲器電路；

圖10是示出了根據(jù)實施例的可編程邏輯器件的結(jié)構(gòu)管芯和可編程邏輯器件的基部管芯的框圖，該結(jié)構(gòu)管芯包含可編程邏輯結(jié)構(gòu)，該基部管芯包含用于可編程邏輯結(jié)構(gòu)的輸入/輸出（I/O）電路；

圖11是示出了根據(jù)實施例的可編程邏輯器件的結(jié)構(gòu)管芯和可編程邏輯器件的基部管芯的框圖，該結(jié)構(gòu)管芯包含可編程邏輯結(jié)構(gòu)，該基部管芯包含用于可編程邏輯結(jié)構(gòu)的計時電路；

圖12是示出了根據(jù)實施例的可編程邏輯器件的結(jié)構(gòu)管芯和可編程邏輯器件的基部管芯的框圖，該結(jié)構(gòu)管芯包含可編程邏輯結(jié)構(gòu)，該基部管芯包含用于可編程邏輯結(jié)構(gòu)的處理電路；