[發明專利]具有用于可編程結構和可編程結構支持電路的單獨管芯的集成電路器件

在審

• 申請號: 201811609293.8
• 申請日: 2018-12-27
• 公開（公告）號: CN110010601A
• 公開（公告）日: 2019-07-12
• 發明（設計）人: R.P.古塔拉;A.R.達蘇;S.R.阿特薩特;S.J.韋伯
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 周學斌;申屠偉進

1.一種集成電路器件，其包括：

第一集成電路管芯，其包括現場可編程門陣列結構；以及

第二集成電路管芯，其耦合到所述第一集成電路管芯，其中所述第二集成電路管芯包括結構支持電路，所述結構支持電路被配置成操作所述第一集成電路管芯的現場可編程門陣列結構。

2.根據權利要求1所述的集成電路器件，其中所述第二集成電路管芯的結構支持電路包括：器件控制器，其被配置成控制所述第一集成電路管芯和所述第二集成電路管芯的電路；扇區控制器，其被配置成控制所述第一集成電路管芯和所述第二集成電路管芯的電路的扇區；片上網絡；片上配置網絡；數據路由電路；扇區對齊存儲器；存儲器控制器，其被配置成對所述現場可編程門陣列結構進行編程；用于所述可編程邏輯結構的輸入/輸出（I/O）接口；外部存儲器接口；嵌入在所述第二集成電路管芯中的第一處理器；用以將所述可編程邏輯結構連接到在所述第一集成電路管芯和所述第二集成電路管芯外部的第二處理器的接口；電壓控制電路，其被配置成控制被提供給所述可編程邏輯結構的電壓；熱監控電路，其被配置成監控所述第一集成電路管芯的熱；去耦電容器；功率鉗；靜電放電電路或其任何組合。

3.根據權利要求1或2所述的集成電路器件，其中所述第二集成電路管芯包括有源中介層。

4.根據權利要求1或2所述的集成電路器件，其中所述第一集成電路管芯和所述第二集成電路管芯垂直堆疊。

5.根據權利要求4所述的集成電路器件，其中所述第一集成電路管芯的現場可編程門陣列結構的多個第一扇區與所述第二集成電路管芯的結構支持電路的對應的多個第二扇區垂直對齊。

6.根據權利要求4所述的集成電路器件，其中所述第一集成電路管芯包括占據所述第一集成電路管芯的第一面積的第一扇區，其中所述第二集成電路管芯包括占據所述第二集成電路管芯的第二面積的第二扇區，其中所述第一面積具有與所述第二面積不同的大小。

7.根據權利要求4所述的集成電路器件，其包括第三集成電路管芯，所述第三集成電路管芯包括被配置成操作所述第一集成電路管芯的現場可編程門陣列結構的附加電路，其中所述第一集成電路管芯、所述第二集成電路管芯和所述第三集成電路管芯垂直堆疊。

8.根據權利要求7所述的集成電路器件，其中所述第三集成電路管芯被堆疊在所述第一集成電路管芯上方，并且其中所述第一集成電路管芯被堆疊在所述第二集成電路管芯上方。

9.根據權利要求8所述的集成電路器件，其中所述第三集成電路管芯借助于穿過所述第一集成電路管芯的穿硅通孔（TSV）與所述第二集成電路管芯通信地連接。

10.根據權利要求1或2所述的集成電路器件，其包括被配置成促進所述第一集成電路管芯與所述第二集成電路管芯之間的通信的無源中介層或硅橋。

11.根據權利要求10所述的集成電路器件，其中所述第一集成電路管芯和所述第二集成電路管芯被設置在所述無源中介層或所述硅橋的同一側上。

12.根據權利要求1或2所述的集成電路器件，其包括封裝襯底，其中所述第二集成電路管芯被連接到具有第一大小的第一凸起的封裝襯底，并且其中所述第二集成電路管芯被連接到具有第二大小的第二凸起的第一集成電路管芯，其中所述第二大小小于所述第一大小。

13.根據權利要求1或2所述的集成電路器件，其包括第三集成電路管芯，所述第三集成電路管芯包括被配置成操作所述第一集成電路管芯的現場可編程門陣列結構的結構支持電路。