[發(fā)明專利]半導體器件隔離側(cè)墻制造方法

在審

• 申請?zhí)枺?/td>: 201811607276.0
• 申請日: 2018-12-27
• 公開（公告）號: CN109686665A
• 公開（公告）日: 2019-04-26
• 發(fā)明（設計）人: 任佳;韓朋剛;孫文彥;康天晨
• 申請（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 焦天雷

本發(fā)明公開了一種半導體器件隔離側(cè)墻制造方法，包括：制作半導體隔離側(cè)墻spacer，制作犧牲層覆蓋隔離側(cè)墻spacer，進行第一次犧牲層刻蝕去除部分犧牲層，進行隔離側(cè)墻刻蝕形成設計形貌的隔離側(cè)墻spacer，進行第二次犧牲層刻蝕去除全部犧牲層。本發(fā)明在器件隔離側(cè)墻制造完成后通過刻蝕使隔離側(cè)墻形成方形形貌能避免非對稱形貌隔離側(cè)墻對下層layer刻蝕的影響，提高器件的均一性,提高器件性能。

技術(shù)領域

本發(fā)明涉及半導體領域，特別是涉及一種半導體器件隔離側(cè)墻制造方法。

背景技術(shù)

對于高容量的半導體存儲裝置需求的日益增加，這些半導體存儲裝置的集成密度受到人們的關(guān)注，為了增加半導體存儲裝置的集成密度，現(xiàn)有技術(shù)中采用了許多不同的方法，例如通過減小晶片尺寸和/或改變內(nèi)結(jié)構(gòu)單元而在單一晶片上形成多個存儲單元，對于通過改變單元結(jié)構(gòu)增加集成密度的方法來說，已經(jīng)進行嘗試溝通過改變有源區(qū)的平面布置或改變單元布局來減小單元面積。

Nand-flash存儲器是flash存儲器的一種，其內(nèi)部采用非線性宏單元模式，為固態(tài)大容量內(nèi)存的實現(xiàn)提供了廉價有效的解決方案。NAND閃存是一種比硬盤驅(qū)動器更好的存儲方案，由于NAND閃存以頁為單位讀寫數(shù)據(jù)，所以適合于存儲連續(xù)的數(shù)據(jù)，如圖片、音頻或其他文件數(shù)據(jù)；同時因其成本低、容量大且寫入速度快、擦除時間短的優(yōu)點在移動通訊裝置及便攜式多媒體裝置的存儲領域得到廣泛的應用。目前，為了提高NAND閃存的容量，需要在制備過程中提高NAND閃存的集成密度。NAND Flash的數(shù)據(jù)是以bit的方式保存在最小操作擦寫讀單元memory cell，簡稱cell，一般來說，一個最小操作擦寫讀單元CELL中只能存儲一個bit。這些最小操作擦寫讀單元CELL以8個或者16個為單位，連成bit line，形成所謂的byte(x8)/word(x16)，這就是NAND Device的位寬。這些Line會再組成Page。具體一片flash上有多少個Block視需要所定。

Nand-flash存儲器具有容量較大，改寫速度快等優(yōu)點，適用于大量數(shù)據(jù)的存儲，因而在業(yè)界得到了越來越廣泛的應用，如嵌入式產(chǎn)品中包括數(shù)碼相機、MP3隨身聽記憶卡、體積小巧的U盤等。

在制備NAND閃存過程中，間隔物圖案化技術(shù)(Spacer patterning technology，SPT)以及自對準雙圖案技術(shù)(self aligned double patterning，SADP)均可以用來制備納米尺度的晶體管，采用所述方法處理半導體的晶片時通常使用公知的圖案化和蝕刻工藝在晶片中形成半導體器件的特征，在這些光刻工藝中，光刻膠材料沉積在晶片上，然后暴露于經(jīng)過中間掩膜過濾的光線，通過中間掩膜后，該光線接觸該光刻膠材料的表面，該光線改變該光刻膠材料的化學成分從而顯影機可以去除該光刻膠材料的一部分，得到所需要的圖案，

20nm NAND在2X generation節(jié)點下，由于ArF的曝光極限，AA/GT/CM2loop的最小操作擦寫讀單元cell區(qū)采用自對準雙圖案工藝SADP技術(shù)來形成最終圖形pattern。傳統(tǒng)的隔離側(cè)墻刻蝕spacer etch后的不對稱形貌會影響后續(xù)層刻蝕layer etch制程中等離子體plasma的方向性，導致尺寸偏移pitch-walking現(xiàn)象的產(chǎn)生，造成器件均一性差，影響器件性能。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種能避免隔離側(cè)墻形貌對下層刻蝕造成影響的半導體器件隔離側(cè)墻制造方法。

為解決上述技術(shù)問題，本發(fā)明提供的半導體器件隔離側(cè)墻制造方法，包括以下步驟：

1)制作半導體隔離側(cè)墻spacer；

2)制作犧牲層覆蓋隔離側(cè)墻spacer

3)進行第一次犧牲層刻蝕去除部分犧牲層；

4)進行隔離側(cè)墻刻蝕形成設計形貌的隔離側(cè)墻spacer；