[發明專利]具有偏移通孔的集成電路封裝

在審

• 申請號: 201811602711.0
• 申請日: 2013-06-25
• 公開（公告）號: CN110060977A
• 公開（公告）日: 2019-07-26
• 發明（設計）人: 邁克爾·卓穎·蘇;雷富;弗蘭克·庫徹梅斯特
• 申請（專利權）人: 超威半導體公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/31;H01L21/768
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 樊英如;邱曉敏

集成電路封裝包括通孔，所述通孔中的每一個從與半導體芯片上的集成電路連通的襯墊延伸通過上覆于所述半導體芯片上的絕緣材料至面向襯底的附著面。每個通孔的接近所述附著面的部分橫向偏離接近所述襯墊的所述部分，其在遠離所述半導體芯片的中心的方向上從所述襯墊延伸。容納在所述通孔中的金屬材料使所述半導體芯片與所述襯底機械地并電氣地互連。

本申請是申請號為201380033561.5、申請日為2013-06-25、發明名稱為“具有偏移通孔的集成電路封裝”的發明專利申請的分案申請。

相關申請的交叉引用

本申請要求于2012年6月25日提交的美國非臨時專利申請第13/532,126號的權益和優先權，所述專利申請的內容據此宛如在本文充分闡述般以引用的方式并入。

技術領域

本發明一般涉及集成電路封裝，且更特定而言，涉及具有用于容納使晶片與襯底互連的焊料凸塊的集成電路封裝。

發明背景

晶片可由上覆有許多金屬材料的交替層和夾層介電(ILD)材料的半導體芯片形成。晶片可進一步包括上覆于材料和ILD層的鈍化材料，和一層或多層絕緣材料，諸如上覆于鈍化材料的聚酰亞胺。

通常，延伸通過絕緣材料層的焊料凸塊或其它互連結構使晶片與襯底互連，所述襯底通常由有機材料形成。晶片和互連襯底通常被統稱為集成電路封裝。

組成封裝的每個不同材料具有不同的熱膨脹(CTE)系數。例如，硅半導體芯片可具有約2.6×10^-6/℃的CTE；聚酰亞胺可具有約35×10^-6/℃的CTE；無鉛焊料材料可具有在約20-30×10^-6/℃的CTE范圍內的CTE，以及有機襯底可具有約17×10^-6/℃的CTE。在制造和使用期間，封裝的溫度會發生變化，造成不同的材料根據其各自CTE膨脹或收縮。

CTE不匹配進而導致封裝組件上由于差異膨脹的熱機械應力。基于組件之間的CTE差，組件在受熱時也傾向翹曲。這在組件彼此遠離而翹曲時造成剝離應力。這些應力通常被稱為芯片封裝交互(CPI)應力。

歷史上，使晶片與襯底互連的焊料凸塊至少部分地緩和CPI應力。焊料凸塊通常由相對韌性的含鉛合金組成，所述含鉛合金能夠響應于差異膨脹和翹曲而變形，因此吸收應力并傾向于使晶片和襯底相互隔離。

然而，最近，已使用無鉛材料替代含鉛焊料材料。這些無鉛材料傾向更硬，即，比含鉛材料具有更低韌性。因此，無鉛焊料凸塊傾向于吸收更少的應力。在一些情況下，這可使得晶片從其余封裝破裂或脫層。

由性能需求做出必要的其它材料選擇讓該問題加重。特定而言，隨著半導體芯片的特征尺寸減小，出于性能原因，有必要選擇具有小于3(低K材料)或小于2.7(超低K(ULK)材料的介電常數(K)的ILD材料。與具有K＞3的介電材料相比，這種材料通常具有較低的抗剪強度和粘結強度以及對相鄰晶片層的較差粘附性。因此，低K和ULK ILD材料尤其容易造成機械故障，諸如破裂或脫層。

因此，需要提供對熱機械應力的改進保護的半導體封裝設計。

發明概述

作為本發明的示例，集成電路封裝形成有偏移通孔。集成電路封裝的每個通孔從與半導體芯片上的集成電路連通的襯墊延伸通過上覆于半導體芯片的絕緣材料至面向襯底的附著面。在通孔中容納的金屬材料使半導體芯片與襯底機械地并電氣地互連。每個通孔的接近附著面的部分橫向偏離接近襯墊的部分，其在遠離半導體芯片的中心的方向上從所述襯墊延伸。