[發(fā)明專利]定時控制器、包括其的調(diào)制解調(diào)器芯片和集成電路

有效

• 申請?zhí)枺?/td>: 201811601965.0
• 申請日: 2018-12-26
• 公開（公告）號: CN110012181B
• 公開（公告）日: 2021-12-28
• 發(fā)明（設計）人: 金敬珉;鄭元晳;崔一默;李俊昊;韓誠鐵;洪起俊;黃勝重
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H04M11/06
• 分類號: H04M11/06;H04L29/06
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張泓

1.一種調(diào)制解調(diào)器芯片，包括：

處理器，被配置為生成包括不同的執(zhí)行時間的指令；

定時控制器，被配置為接收所述指令并且在所述指令的執(zhí)行時間分別生成與所述指令相對應的控制信號；以及

多個知識產(chǎn)權（IP）塊，其中，每個IP塊被配置為響應于所述控制信號中的對應的控制信號進行操作，

其中，所述定時控制器包括：

指令緩沖器，其具有第一數(shù)量的寄存器，并被配置為存儲指令；

堆排序電路，包括：

排序指令緩沖器，其具有大于包括在所述指令緩沖器中的第一數(shù)量的寄存器的第二數(shù)量的寄存器；以及

堆排序邏輯，其被配置為從所述指令緩沖器檢索指令，使用所述執(zhí)行時間、基于堆排序、根據(jù)所述指令的執(zhí)行次序?qū)λ鲋噶钸M行排序，以及將排序的指令存儲在所述排序指令緩沖器中；

參考計數(shù)器，被配置為通過對時鐘信號進行計數(shù)來生成參考時間；以及

信號生成器，被配置為將參考時間與所述指令當中具有最高執(zhí)行次序的當前指令的執(zhí)行時間相比較，并且在所述參考時間匹配所述當前指令的執(zhí)行時間時生成與所述當前指令相對應的控制信號。

2.根據(jù)權利要求1所述的調(diào)制解調(diào)器芯片，其中，所述定時控制器被配置為在不同的時間接收所述指令，并且

當接收到新的指令時，所述堆排序電路被配置為基于所述堆排序?qū)崟r地對預先排序的指令和所接收的指令進行排序。

3.根據(jù)權利要求1所述的調(diào)制解調(diào)器芯片，其中，所述堆排序電路被配置為基于每一個指令的執(zhí)行時間來生成最小堆積樹。

4.根據(jù)權利要求1所述的調(diào)制解調(diào)器芯片，進一步包括：

存儲器，存儲根據(jù)所述執(zhí)行次序而排序的指令。

5.根據(jù)權利要求1所述的調(diào)制解調(diào)器芯片，其中，所述指令緩沖器被配置為根據(jù)基于執(zhí)行時間所確定的執(zhí)行次序?qū)⑺鲋噶钪芯哂邢鄬υ绲膱?zhí)行時間的N個指令存儲在N個寄存器中，并且向所述堆排序電路提供所述指令當中具有相對遲的執(zhí)行時間的指令，

其中，N是等于或大于一的整數(shù)。

6.根據(jù)權利要求5所述的調(diào)制解調(diào)器芯片，其中，所述指令緩沖器被配置為將所述N個指令中具有最高執(zhí)行次序的第一指令作為所述當前指令輸出到所述信號生成器。

7.根據(jù)權利要求6所述的調(diào)制解調(diào)器芯片，其中，當向所述信號生成器輸出所述第一指令時，所述指令緩沖器被配置為從所述堆排序電路接收基于所述堆排序而排序的指令中具有最高執(zhí)行次序的指令，并且存儲所接收的指令。

8.根據(jù)權利要求5所述的調(diào)制解調(diào)器芯片，其中，當從所述處理器接收到新的指令時，所述指令緩沖器被配置為將所述新的指令的執(zhí)行時間與所述N個指令中的每一個的執(zhí)行時間相比較，并且基于所述比較的結(jié)果，所述指令緩沖器被配置為更新存儲在所述N個寄存器中的N個指令并且向所述堆排序電路提供具有最遲執(zhí)行時間的指令。

9.根據(jù)權利要求1所述的調(diào)制解調(diào)器芯片，

其中，所述堆排序電路被配置為對最大K個指令進行排序，并且所述堆排序電路的操作速度是所述參考計數(shù)器的操作速度的log(K)倍或更多倍，

其中，K是等于或大于二的整數(shù)。

10.根據(jù)權利要求1所述的調(diào)制解調(diào)器芯片，其中，所述參考計數(shù)器被配置為通過對子幀時段中的時鐘信號進行計數(shù)來在每個子幀生成所述參考時間。

11.根據(jù)權利要求10所述的調(diào)制解調(diào)器芯片，其中，每一個指令的執(zhí)行時間是相對于所述對應的子幀的開始時間的絕對時間。

12.根據(jù)權利要求1所述的調(diào)制解調(diào)器芯片，其中，所述多個IP塊中的每一個是包括發(fā)送電路或接收電路的硬件塊。