[發明專利]半導體裝置及其制造方法

在審

• 申請號: 201811600286.1
• 申請日: 2018-12-26
• 公開（公告）號: CN110828389A
• 公開（公告）日: 2020-02-21
• 發明（設計）人: 片岡忠
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498;H01L21/48;H01L21/56
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

實施方式提供一種能夠抑制來自鍍覆布線的腐蝕向內部布線前進的半導體裝置及其制造方法。本實施方式的半導體裝置具備基板、焊墊電極、內部布線、第1布線、絕緣物、半導體芯片、及第1樹脂。基板具有第1面、該第1面的相反側的第2面、及從第1面的端部向上升至第2面的端部的面即側面。焊墊電極設置在基板的第1面側。內部布線設置在基板內，且電連接在焊墊電極。第1布線設置在基板內，且在側面從基板露出。絕緣物設置在第1布線與內部布線之間，將第1布線與內部布線之間分離。半導體芯片設置在第1面，且電連接在焊墊電極。第1樹脂被覆半導體芯片。

[相關申請]

本申請享有以日本專利申請2018-148750號(申請日：2018年8月7日)為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

本實施方式涉及一種半導體裝置及其制造方法。

背景技術

BGA(Ball Grid Array package，球柵陣列封裝)封裝等半導體封裝是在布線基板上搭載半導體芯片，將半導體芯片與布線基板連接，并利用樹脂被覆半導體芯片而形成。在此種半導體封裝中，布線基板的接合墊的表面經金屬材料進行鍍覆處理。在使用電鍍法對接合墊的表面進行鍍覆處理的情況下，為了對接合墊施加電壓，必須設置電連接在接合墊的鍍覆布線。

鍍覆布線共同設置在單片化前的多個布線基板，在同時對多個布線基板進行鍍覆處理時被用作電極。鍍覆處理后，當對布線基板進行單片化時，位于切割線的鍍覆布線被去除，但一部分鍍覆布線殘留在布線基板并從布線基板的外側面露出。

發明內容

實施方式提供一種能夠抑制來自鍍覆布線的腐蝕向內部布線前進的半導體裝置及其制造方法。

本實施方式的半導體裝置具備基板、焊墊電極、內部布線、第1布線、絕緣物、半導體芯片、及第1樹脂。基板具有第1面、該第1面的相反側的第2面、及從第1面的端部向上升至第2面的端部的面即側面。焊墊電極設置在基板的第1面側。內部布線設置在基板內，且電連接在焊墊電極。第1布線設置在基板內，且在側面從基板露出。絕緣物設置在第1布線與內部布線之間，將第1布線與內部布線之間分離。半導體芯片設置在第1面，且電連接在焊墊電極。第1樹脂被覆半導體芯片。

附圖說明

圖1是表示第1實施方式的半導體裝置的構成例的剖視圖。

圖2是表示接合墊及其周邊構成的剖視圖。

圖3是表示第1實施方式的樹脂基板的構成例的俯視圖。

圖4(A)～(C)是表示第1實施方式的半導體裝置的制造方法的一例的圖。

圖5(A)及(B)、圖6(A)及(B)、圖7(A)及(B)、圖8(A)及(B)、圖9(A)及(B)、圖10是表示基板面板的制造方法的剖視圖。

圖11是表示第2實施方式的半導體裝置的構成例的剖視圖。

具體實施方式

以下，參照附圖對本發明的實施方式進行說明。本實施方式并不限定本發明。在以下的實施方式中，基板的上下方向表示將設置著半導體芯片的面設為上方的情況下的相對方向，存在與依據重力加速度的上下方向不同的情況。附圖是示意圖或概念圖，各部分的比率等未必與實物相同。在說明書與附圖中，對于關于已經出現過的附圖而在上文中說明過的要素相同的要素標注相同的符號，并適當省略詳細的說明。

(第1實施方式)