[發明專利]FPGA配置存儲器測試方法在審
| 申請號： | 201811590916.1 | 申請日： | 2018-12-25 |
| 公開（公告）號： | CN109801664A | 公開（公告）日： | 2019-05-24 |
| 發明（設計）人： | 李小虎;王策;劉建明;張路;馬天賜 | 申請（專利權）人： | 成都華微電子科技有限公司 |
| 主分類號： | G11C29/08 | 分類號： | G11C29/08;G11C29/56 |
| 代理公司： | 成都惠迪專利事務所(普通合伙) 51215 | 代理人： | 劉勛 |
| 地址： | 610000 四川省成都市*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 施加 控制指令 存儲器測試 功能測試 指令 集成電路技術 測試 存儲器 擦除測試 參數設置 輸出配置 校驗測試 空測試 編程 輸出 | ||
1.FPGA配置存儲器測試方法，其特征在于，包括下述功能測試：
1)讀ID測試：僅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE兩個控制指令，控制指令參數設置為讀ID指令，然后讀取FPGA輸出的ID數據，判斷輸出的ID數據是否滿足要求；
2)擦除測試：僅施加JTAG_SIR_IDLE、JTAG_SIR_IRPAUSE、JTAG_SDR_IDLE、JTAG_SDR_IRPAUSE這4個控制指令，控制指令參數設置為擦除指令，然后判斷FPGA的狀態寄存器是否在指定的時間范圍內輸出正確狀態；
3)驗空測試：僅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE兩個指令，控制指令參數設置為驗空指令，然后判斷FPGA的狀態寄存器是否在指定的時間范圍內輸出正確狀態；
4)編程輸出配置測試：僅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE兩個指令，控制指令參數設置為編程指令，并向FPGA輸入編程地址和編程數據模板，然后判斷FPGA的狀態寄存器是否在指定的時間范圍內輸出正確狀態；
5)輸出校驗測試：僅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE兩個指令，控制指令參數設置為校驗指令，并向FPGA輸入編程地址和編程數據模板，判斷FPGA的狀態寄存器是否在指定的時間范圍內輸出正確狀態且讀取的數據是否正確。
2.FPGA配置存儲器測試方法，其特征在于，每個JTAG操作均使用連續時鐘。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于成都華微電子科技有限公司，未經成都華微電子科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811590916.1/1.html，轉載請聲明來源鉆瓜專利網。
