[發明專利]用于限定從基底突出的鰭的長度的方法

有效

• 申請號: 201811581609.7
• 申請日: 2018-12-24
• 公開（公告）號: CN109979814B
• 公開（公告）日: 2022-11-25
• 發明（設計）人: 金慶燮;田炅燁;韓澀琪
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/308
• 分類號: H01L21/308;H01L21/331;H01L29/739
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 張曉;劉燦強

可提供一種用于限定從基底突出的鰭的長度的方法，所述方法包括：使用多個硬掩模圖案在設置在鰭之上的掩模材料層上形成多個第一切片壁；設置相對于多個第一切片壁自對準的多個填充掩模圖案，以暴露位于多個第一切片壁中的一個或更多個成對的相鄰第一切片壁之間的一個或更多個選定區域；以及設置包括一個或更多個開口并相對于多個第二切片壁自對準的修整掩模圖案，以暴露多個第一切片壁中的一個或更多個。

本申請要求于2017年12月27日在美國專利商標局提交的第62/610,643號臨時專利申請以及于2018年9月19日在美國專利商標局提交的第16/135,669號非臨時專利申請的優先權，所述申請的內容通過引用全部包含于此。

技術領域

在此公開的發明構思的一些示例實施例涉及用于將線圖案進行圖案化以具有減小的長度變化的半導體制造方法，更具體地，涉及用于將從基底突出的鰭進行圖案化以具有減小的長度變化的半導體制造方法。

背景技術

半導體器件的大集成度已經導致在光刻器件制造工藝中增加較短波長的光的使用。近來，正在廣泛研究并采用使用極EUV波長(例如，13.5nm)的極紫外(EUV)光刻，以實現100nm或更小的設計尺寸。

正在使用從半導體基底突出的鰭來實現垂直場效應晶體管(VTFET)。在用于形成VTFET的方法中，鰭可形成為從半導體基底突出并在第一方向上延伸。然后，使用在第二方向上延伸的掩模圖案切除(例如，去除)鰭中的一些鰭的一些部分以產生用于例如最終形成為使各個VTFET彼此分開的隔離區的空間。這種鰭切除工藝有時可互換地被稱為“FH圖案化工藝”。可以通過使用單個EUV曝光光刻來執行FH圖案化工藝。然而，通過單個EUV曝光光刻實現的鰭的長度傾向于超出允許的范圍而變化，因此，包括這種鰭的VTFET傾向于不能滿足性能變化目標。

發明內容

發明構思的一些示例實施例提供用于將線圖案圖案化以具有減小的長度變化的半導體制造方法。

發明構思的一些示例實施例提供用于將從基底突出的鰭圖案化以具有減小的長度變化的半導體制造方法。

發明構思的一些示例實施例提供具有改善的電性能的垂直隧道場效應晶體管(VTFET)。

根據發明構思的示例實施例，一種用于限定從基底突出的鰭的長度的方法可包括：在鰭上設置掩模材料層，鰭從基底突出并在第一方向上水平地延伸；使用多個硬掩模圖案在掩模材料層上形成多個第一切片壁，多個第一切片壁在第二方向上水平地延伸，第二方向與第一方向交叉；在多個第一切片壁和掩模材料層上設置第一絕緣層；在第一絕緣層上設置多個填充掩模圖案，并且將多個填充掩模圖案設置為使多個填充掩模圖案相對于多個第一切片壁自對準，以暴露位于多個第一切片壁中的一個或更多個成對的相鄰第一切片壁之間的一個或更多個選定區域；去除位于所述暴露的一個或更多個選定區域處的第一絕緣層和多個填充掩模圖案；在所述暴露的一個或更多個選定區域處分別設置一個或更多個第二切片壁；在第一絕緣層、多個第一切片壁以及一個或更多個第二切片壁上設置第二絕緣層；在第二絕緣層上設置包括一個或更多個開口的修整掩模圖案，使得修整掩模圖案相對于一個或更多個第二切片壁自對準，以暴露多個第一切片壁中的一個或更多個；去除多個第一切片壁中的由修整掩模圖案暴露的一個或更多個；去除修整掩模圖案以及第一絕緣層和第二絕緣層；使用多個第一切片壁中的保留的第一切片壁和一個或更多個第二切片壁將掩模材料層圖案化，以形成多個鰭切除掩模圖案；以及使用多個鰭切除掩模圖案切除鰭。