[發明專利]一種多芯片扇出型結構的封裝方法及其結構

在審

• 申請號: 201811580860.1
• 申請日: 2018-12-24
• 公開（公告）號: CN109686697A
• 公開（公告）日: 2019-04-26
• 發明（設計）人: 張愛兵;李楊;高娜燕;吉勇;明雪飛
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538;H01L25/04
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

本發明公開一種多芯片扇出型結構的封裝方法及其結構，屬于半導體封裝技術領域。包括如下步驟：首先，提供支撐架，所述支撐架的中間區域為鏤空，邊緣區域存在通孔；將支撐架與A芯片分次裝片至帶有熱剝離膜的載具上；用包覆膜將支撐架與A芯片包覆，并去除熱剝離膜和載具，形成新的晶圓載體；在新的晶圓載體的底部表面形成鈍化層和布線層；將帶有金屬凸塊的B芯片倒裝到所述布線層上；通過包覆料對B芯片、金屬凸塊和布線層進行包覆保護；在新的晶圓載體頂部表面依次形成鈍化層、再布線層、再鈍化層；在再鈍化層的開口上方生長焊球凸點，生成最終的封裝體。

技術領域

本發明涉及半導體封裝技術領域，特別涉及一種多芯片扇出型結構的封裝方法及其結構。

背景技術

隨著電子技術的發展，半導體封裝趨于向高密度、多功能、低功耗、小型化的方向發展。為了滿足產品愈加復雜的系統功能，多芯片互聯集成的封裝技術得到了較快的發展。目前主流的多芯片封裝方案有如下兩種：

一、采用SIP封裝方案：如圖1（a）所示，將若干個芯片103進行水平并排分布，芯片103通過凸塊焊接至基板101；或者，如圖1（b）所示，將若干個芯片103進行垂直堆疊排布，底層的芯片103通過凸塊焊接至基板101，其余的芯片103通過打線工藝連接至基板101。

結合圖1（a）和圖1（b），通過基板101的內部線路實現各個芯片之間的信號互聯，在芯片103與基板101間填充有包覆材料102，并對其通過塑封104進行保護，將此模塊整體最終焊接到印刷電路板，來實現產品的互聯集成。該方案中需要通過多層的布線轉接來實現芯片之間的互聯，且基板金屬層與介電層厚度較厚，會存在信號傳輸延遲的問題；且由于增加了基板來實現芯片間的互聯集成，封裝成本相對較高。

二、采用扇出型互聯方案：如圖2所示，將若干個芯片201進行水平并排分布，并使用包覆材料202將芯片201進行包覆形成新的晶圓載體，將此新的晶圓載體進行再布線和凸塊工藝，最終形成封裝體，可將此封裝體直接焊接到印刷電路板。由于省去了基板部分，相對方案一成本較低；且采用了晶圓級工藝，產品布線能力更強，芯片互聯路徑更短，具有更好的電學性能。但該方案仍存在如下問題：

a.芯片之間水平排布，芯片扇出區域較大，導致最終的封裝尺寸較大，每張晶圓封裝體的數量較少，一定程度增加了產品成本；

b.由于包覆料與芯片Si存在CTE不匹配的問題，包覆后形成的晶圓載體在后續的高溫工藝過程中會產生較大的翹曲，易導致芯片與包覆料之間存在分層、芯片crack等問題；且由于是單面布線，隨著布線層數的增加，圓片翹曲逐漸增大，設備及工藝無法保證正常作業，相應布線層數及能力受限較大；

c.由于封裝體中包覆材料的材料特性，形成的封裝體結構通常會存在強度不足的問題，在焊接到印刷電路板后，封裝體在熱循環可靠性試驗中焊球位置承受了較多的應力，易出現斷裂等情況，產品可靠性結果不佳；

d.包覆材料在成型液化過程中由于存在水平方向的流動，芯片會被包覆材料擠偏，導致后續的光刻等工藝存在對位難度。

發明內容

本發明的目的在于提供一種多芯片扇出型結構及其封裝方法，以解決現有的封裝方案成本較高、產品可靠性不佳的問題。

為解決上述技術問題，本發明提供一種多芯片扇出型結構的封裝方法，包括如下步驟：

步驟一、提供支撐架，所述支撐架的中間區域為鏤空，邊緣區域存在通孔；

步驟二、將支撐架與A芯片分次裝片至帶有熱剝離膜的載具上；

步驟三、用包覆膜將支撐架與A芯片包覆，并去除熱剝離膜和載具，形成新的晶圓載體；

步驟四、在新的晶圓載體的底部表面形成鈍化層和布線層；

步驟五、將帶有金屬凸塊的B芯片倒裝到所述布線層上；