[發明專利]進行用于FINFET半導體裝置的鰭片切口蝕刻程序的方法

有效

• 申請號: 201811580409.X
• 申請日: 2018-12-24
• 公開（公告）號: CN110176431B
• 公開（公告）日: 2023-08-22
• 發明（設計）人: 莊磊;巴拉沙巴馬尼恩·波拉納斯哈拉恩;拉爾斯·賴柏曼;謝瑞龍;泰瑞斯·霍克
• 申請（專利權）人: 格芯(美國)集成電路科技有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種半導體裝置，包含：

布置在半導體襯底上方的多個鰭片，所述鰭片包含源極/漏極區、及在所述源極/漏極區之間延展的通道區；

布置在所述源極/漏極區上方的源極/漏極接面；

布置在所述源極/漏極接面上方的層間介電質；以及

布置在所述通道區上方的功能性柵極堆棧，其中，該多個鰭片中至少一者包含切口區、及布置在該切口區內的介電填充層，其中，該介電填充層的一對對置邊緣與(i)所述功能性柵極堆棧、或(ii)一對相鄰所述源極/漏極接面其中一者的邊緣對準，其中，所述源極/漏極接面的頂端表面與所述多個鰭片的頂端表面齊平。

2.如權利要求1所述的半導體裝置，其特征在于，所述功能性柵極堆棧直接上覆于該介電填充層。

3.如權利要求1所述的半導體裝置，其特征在于，該介電填充層包括氮化硅。

4.如權利要求1所述的半導體裝置，其特征在于，該對對置邊緣取向成垂直于該多個鰭片其中至少一者的長度方向。

5.如權利要求1所述的半導體裝置，進一步包含布置在該層間介電質的側壁上方的間隔物層。

6.如權利要求5所述的半導體裝置，其特征在于，該間隔物層包含氮化硅。

7.如權利要求1所述的半導體裝置，其特征在于，該介電填充層延展到該半導體襯底內的距離大于該多個鰭片的各個的長度。

8.如權利要求1所述的半導體裝置，其特征在于，該多個鰭片包括位在該半導體襯底的第一區內的第一多個鰭片、及具有該半導體襯底的第二區的第二多個鰭片，并且該第二多個鰭片其中至少一者包含該切口區。

9.如權利要求1所述的半導體裝置，其特征在于，該多個鰭片包括位在該半導體襯底的第一區內的第一多個鰭片、及具有該襯底的第二區的第二多個鰭片，并且該第二多個鰭片其中至少一者延展進入該第一區。

10.一種形成半導體裝置的方法，包含：

在半導體襯底上方形成多個鰭片；

在所述鰭片上方形成多個犧牲柵極堆棧；

在所述犧牲柵極堆棧的側壁上方形成間隔物層；

在所述鰭片介于諸相鄰間隔物層之間的曝露部分上方形成源極/漏極接面；

在介于諸相鄰間隔物層之間的所述源極/漏極接面上方形成層間介電質；

在該層間介電質上方及所述犧牲柵極堆棧上方形成掩模層；

在該掩模層中形成界定鰭片切口區的開口，并且使用該掩模層作為蝕刻掩模，選擇性蝕刻(i)位在該鰭片切口區內的所述犧牲柵極堆棧、或(ii)位在該鰭片切口區內的該層間介電質及所述源極/漏極接面其中一者，以使位在該鰭片切口區內的所述鰭片曝露；

蝕刻所述經曝露鰭片以形成鰭片切割開口；以及

在所述鰭片切割開口內形成介電填充層，

其中，所述源極/漏極接面的頂端表面與所述多個鰭片的頂端表面齊平。

11.如權利要求10所述的方法，其特征在于，蝕刻所述經曝露鰭片包含完全移除所述經曝露鰭片，并且進一步包含移除該半導體襯底在該鰭片切口區內的一部分。

12.如權利要求10所述的方法，進一步包含使該介電填充層凹陷以形成第一開口，其中，該已凹陷介電填充層的頂端表面高于所述鰭片的頂端表面。

13.如權利要求12所述的方法，進一步包含移除所述犧牲柵極堆棧以形成第二開口。

14.如權利要求13所述的方法，進一步包含在該第一開口與該第二開口內形成功能性柵極堆棧。