[發明專利]一種測試數據通路的uvm驗證系統

在審

• 申請號: 201811574401.2
• 申請日: 2018-12-21
• 公開（公告）號: CN109670246A
• 公開（公告）日: 2019-04-23
• 發明（設計）人: 張楠;肖佐楠;鄭茳
• 申請（專利權）人: 天津國芯科技有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 天津濱海科緯知識產權代理有限公司 12211
• 代理人: 楊慧玲

本發明提供了一種測試數據通路的uvm驗證系統，包含testcase環境和testbench環境，所述Testcase環境包括scoreboard記分板和若干agent事務單元，每個所述agent事務單元均包含sequencer激勵生成器、driver驅動模塊和monitor監控模塊；所述Testbench環境包含DUT待驗證模塊和VIP驗證模型。相對于現有技術，本發明具有以下優勢：本發明提出了針對不會改變其所搬運數據的值的DUT的驗證系統，無需reference model標準模型，結構簡單，易實現；VIP驗證模型無需相應的數據處理單元，只為一個兼容DUT的總線模型，極大的提高了驗證工作的效率。

技術領域

本發明屬于集成電路功能測試技術領域，尤其是涉及一種一種測試數據通路的uvm驗證系統。

背景技術

UVM全稱為通用驗證方法論，在硬件開發過程中，驗證是十分重要的環節。UVM是一個通用驗證平臺，基于它，我們可以產生復雜、大量、可定制化的隨機激勵，并可以提高大型驗證工程的協作性和擴展性。將激勵信號傳入DUT(待驗證模塊)，然后觀察輸出波形，或者查看輸出結果，是否和預期的一致，通過這樣的過程進行硬件的驗證。

針對不會改變其所搬運數據的值的DUT的驗證，通用的驗證平臺比較復雜。

發明內容

有鑒于此，本發明旨在提出一種測試數據通路的uvm驗證系統，以針對不會改變其所搬運數據的值的DUT的驗證，結構簡單，易實現。

為達到上述目的，本發明的技術方案是這樣實現的：

一種測試數據通路的uvm驗證系統，包含testcase環境和testbench環境，

所述Testcase環境包括scoreboard記分板和若干agent事務單元，所述agent事務單元均包含sequencer激勵生成器、driver驅動模塊和monitor監控模塊；所述Testbench環境包含DUT待驗證模塊和VIP驗證模型；

由agent事務單元的sequencer生成激勵并通過其driver和monitor分別傳輸給DUT待驗證模塊和scoreboard記分板；

激勵傳輸到DUT待驗證模塊后，作為第一總線數據被DUT待驗證模塊接收，經過DUT待驗證模塊的接收通路傳輸到第二總線數據，再通過VIP測試模型的緩存之后通過第三總線數據返回DUT待驗證模塊的發送通路傳輸到第四總線數據，將第二總線數據和第四總線數據作為DUT待驗證模塊的輸出，被monitor監控模塊收集，monitor監控模塊將收集的實際輸出數據傳遞給scoreboard記分板。

進一步的，所述VIP驗證模型為總線模型。

相對于現有技術，本發明具有以下優勢：

(1)本發明提出了針對不會改變其所搬運數據的值的DUT的驗證系統，無需reference model標準模型，結構簡單，易實現；

(2)本發明VIP驗證模型無需相應的數據處理單元，只為一個兼容DUT的總線模型，極大的提高了驗證工作的效率。

附圖說明

構成本發明的一部分的附圖用來提供對本發明的進一步理解，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中：

圖1為本發明實施例所述系統的原理框圖。

具體實施方式

需要說明的是，在不沖突的情況下，本發明中的實施例及實施例中的特征可以相互組合。

下面將參考附圖并結合實施例來詳細說明本發明。