[發(fā)明專利]一種測(cè)試數(shù)據(jù)通路的uvm驗(yàn)證系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201811574401.2
• 申請(qǐng)日: 2018-12-21
• 公開（公告）號(hào): CN109670246A
• 公開（公告）日: 2019-04-23
• 發(fā)明（設(shè)計(jì)）人: 張楠;肖佐楠;鄭茳
• 申請(qǐng)（專利權(quán)）人: 天津國(guó)芯科技有限公司
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 天津?yàn)I海科緯知識(shí)產(chǎn)權(quán)代理有限公司 12211
• 代理人: 楊慧玲

1.一種測(cè)試數(shù)據(jù)通路的uvm驗(yàn)證系統(tǒng)，其特征在于：包含testcase環(huán)境和testbench環(huán)境，

所述Testcase環(huán)境包括scoreboard記分板和若干agent事務(wù)單元，所述agent事務(wù)單元均包含sequencer激勵(lì)生成器、driver驅(qū)動(dòng)模塊和monitor監(jiān)控模塊；所述Testbench環(huán)境包含DUT待驗(yàn)證模塊和VIP驗(yàn)證模型；

由任何一個(gè)agent事務(wù)單元的sequencer生成激勵(lì)并通過其driver和monitor分別傳輸給DUT待驗(yàn)證模塊和scoreboard記分板；

激勵(lì)傳輸?shù)紻UT待驗(yàn)證模塊后，作為第一總線數(shù)據(jù)被DUT待驗(yàn)證模塊接收，經(jīng)過DUT待驗(yàn)證模塊的接收通路傳輸?shù)降诙偩€數(shù)據(jù)，再通過VIP測(cè)試模型的緩存之后通過第三總線數(shù)據(jù)返回DUT待驗(yàn)證模塊的發(fā)送通路傳輸?shù)降谒目偩€數(shù)據(jù)，將第二總線數(shù)據(jù)和第四總線數(shù)據(jù)作為DUT待驗(yàn)證模塊的輸出，被monitor監(jiān)控模塊收集，monitor監(jiān)控模塊將收集的實(shí)際輸出數(shù)據(jù)傳遞給scoreboard記分板。

2.根據(jù)權(quán)利要求1所述的一種測(cè)試數(shù)據(jù)通路的uvm驗(yàn)證系統(tǒng)，其特征在于：所述VIP驗(yàn)證模型為總線模型。