[發明專利]電路板及其制造方法

在審

• 申請號: 201811571186.0
• 申請日: 2018-12-21
• 公開（公告）號: CN111356302A
• 公開（公告）日: 2020-06-30
• 發明（設計）人: 黃立湘;繆樺
• 申請（專利權）人: 深南電路股份有限公司
• 主分類號: H05K3/32
• 分類號: H05K3/32;H05K1/18
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 袁江龍

本申請提供一種電路板及其制造方法。制造方法包括：提供一基底；在基底上設置至少一個凸臺；提供第一裸芯，第一裸芯包括相對設置第一頂面和第一底面，第一頂面上設置有第一連接端子，第一底面設置在凸臺上；在第一裸芯的第一頂面上設置絕緣層，并且在對應第一連接端子的位置設置第一導電孔；在第一導電孔中設置第一引出端子，并與第一連接端子電性連接，以將所述第一連接端子扇出。因此，可通過比機械打孔更精準的激光打孔的方式來開設該導電孔，從而可將裸芯的連接端子準確的扇出，提高電路板中芯片封裝的準確性。

技術領域

本申請涉及電路板技術領域，特別涉及一種電路板及其制造方法。

背景技術

隨著電子產品高頻高速需求的發展，傳統的電路板在制造中，其芯片封裝通常采用打線封裝和倒裝封裝的方式，該些傳統的封裝方式難以滿足高頻高速信號傳輸的需求，因此越來越多電路板的芯片封裝采用基板內埋入或者晶圓級的扇出工藝實現裸芯片封裝，減小封裝互聯尺寸而實現芯片高頻高速傳輸對信號完整性的需求。

但現有技術的電路板在制造過程中，由于其封裝的板體太厚，因此在將芯片的連接端子扇出時只能采用機械轉孔的形式。機械轉孔時由于其較大振動等原因將影響連接端子扇出的準確性，從而影響芯片封裝的準確性。

發明內容

本申請主要解決的技術問題是提供一種電路板及其制造方法，能夠提高電路板中芯片封裝的準確性。

為解決上述技術問題，本申請采用的一個技術方案是：提供一種電路板的制造方法，制造方法包括：提供一基底；在所述基底上設置至少一個凸臺；提供第一裸芯，所述第一裸芯包括相對設置第一頂面和第一底面，所述第一頂面上設置有第一連接端子，所述第一底面設置在所述凸臺上；在所述第一裸芯的第一頂面上設置絕緣層，并且在對應所述第一連接端子的位置設置第一導電孔；在所述第一導電孔中設置第一引出端子，并與所述第一連接端子電性連接，以將所述第一連接端子扇出。

為解決上述技術問題，本申請采用的另一個技術方案是：提供一種電路板，電路板包括：基底；凸臺，設置在所述基底上；第一裸芯，所述第一裸芯包括相對設置的第一頂面和第一底面，所述第一頂面上設置有第一連接端子，所述第一底面設置在所述凸臺上；絕緣層，設置在所述第一裸芯的第一頂面上，并且在對應所述第一連接端子的位置設置有第一導電孔；第一引出端子，設置在所述第一導電孔中，并與所述第一連接端子電性連接，以將所述第一連接端子扇出。

本申請在基底上設置凸臺，將裸芯設置在該凸臺上，從而可將裸芯的位置抬高，在其頂面的絕緣層上開設導電孔時，導電孔的深度可減小。因此，可通過比機械打孔更精準的激光打孔的方式來開設該導電孔，從而可將裸芯的連接端子準確的扇出，提高電路板中芯片封裝的準確性。

附圖說明

圖1是本申請實施例提供的一種電路板的制造方法的流程示意圖；

圖2是本申請實施例提供的另一種電路板的制造方法的流程示意圖；

圖3-圖9是對應圖2所電路板的制造方法的工藝流程示意圖；

圖10是本申請實施例提供的另一種電路板的制造方法的流程示意圖；

圖11-圖15是對應圖10所電路板的制造方法的工藝流程示意圖。

具體實施方式

下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，以下所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例。基于本申請中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本申請保護的范圍。

為了使本申請實施例提供的技術方案更加清楚，以下實施例結合附圖對本申請技術方案進行詳細描述。