[發(fā)明專利]具有環(huán)繞填充線的接合墊

有效

• 申請?zhí)枺?/td>: 201811570669.9
• 申請日: 2018-12-21
• 公開（公告）號(hào): CN110071082B
• 公開（公告）日: 2023-08-22
• 發(fā)明（設(shè)計(jì)）人: 史考特·波德爾;T·拉曼;K·楊-費(fèi)希爾;D·斯通
• 申請（專利權(quán)）人: 格芯(美國)集成電路科技有限公司
• 主分類號(hào): H01L23/488
• 分類號(hào): H01L23/488;H01L21/60
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

本發(fā)明涉及具有環(huán)繞填充線的接合墊，其提供一種接合墊結(jié)構(gòu)及用于制作接合墊結(jié)構(gòu)的方法。在介電層的頂端表面上形成接合墊及多條填充線。填充線是相鄰于接合墊設(shè)置在介電層的頂端表面上，并且可通過填充排除區(qū)與接合墊分開。一或多個(gè)凸塊下冶金(UBM)層可設(shè)置在接合墊上，并且可向外延展以與填充線重疊。

技術(shù)領(lǐng)域

本發(fā)明大體上是關(guān)于半導(dǎo)體結(jié)構(gòu)及半導(dǎo)體芯片的制作，并且尤指接合墊結(jié)構(gòu)及用于制作接合墊結(jié)構(gòu)的方法。

背景技術(shù)

芯片或晶粒包括通過前段(FEOL)處理所形成的集成電路、及通過后段(BEOL)處理所形成的互連結(jié)構(gòu)的敷金屬階(metallization?level)。接著，將芯片封裝并嵌裝在電路板上。接合墊通常是用于經(jīng)由凸塊在芯片的最后或頂端敷金屬階與封裝材之間提供機(jī)械及電連接。

典型由鋁所組成的接合墊可由在芯片對封裝材接口處造成機(jī)械弱點(diǎn)的禁用空間所圍繞。封裝材內(nèi)的高局部負(fù)載可透過接合墊上的焊塊及凸塊下冶金(UBM)傳送至BEOL敷金屬階。這些傳送力會(huì)提升芯片對封裝材接口處凸塊下失效的風(fēng)險(xiǎn)，尤其是在接合墊尺寸比例縮小的情況下。

需要改良型接合墊結(jié)構(gòu)及制作接合墊結(jié)構(gòu)的方法。

發(fā)明內(nèi)容

在本發(fā)明的一具體實(shí)施例中，一種結(jié)構(gòu)包括具有頂端表面的介電層、位在該介電層的該頂端表面上的接合墊、以及設(shè)置在該介電層的該頂端表面上與該接合墊相鄰的多條填充線。

在本發(fā)明的一具體實(shí)施例中，一種結(jié)構(gòu)包括具有頂端表面的介電層、位在該介電層的該頂端表面上的接合墊、以及位在該接合墊上方的鈍化層。該鈍化層包括頂端表面及開口，該開口具有自該頂端表面延展至該接合墊的側(cè)壁。該結(jié)構(gòu)包括位在該接合墊、該鈍化層中該開口的該側(cè)壁、及該鈍化層的該頂端表面上的一或多個(gè)凸塊下冶金(UBM)層。該接合墊具有周界，并且該一或多個(gè)UBM層具有水平設(shè)置在該接合墊的該周界外側(cè)的周界。

在本發(fā)明的一具體實(shí)施例中，一種方法包括形成位在介電層的頂端表面上的接合墊，以及形成位在該介電層的該頂端表面上相鄰于該接合墊設(shè)置的多條填充線。

附圖說明

附圖是合并于本說明書的一部分并構(gòu)成該部分，繪示本發(fā)明的各項(xiàng)具體實(shí)施例，并且連同上述對本發(fā)明的一般性說明、及下文對具體實(shí)施例提供的詳細(xì)說明，目的是為了闡釋本發(fā)明的具體實(shí)施例。

圖1根據(jù)本發(fā)明的具體實(shí)施例，為一種結(jié)構(gòu)在處理方法的初始制作階段時(shí)的俯視圖。

圖1A為該結(jié)構(gòu)大體上沿著圖1中的線條1A-1A取看的截面圖。

圖2至圖5為該結(jié)構(gòu)在圖1A后的接續(xù)制作階段時(shí)的截面圖。

圖6根據(jù)本發(fā)明的具體實(shí)施例為一種結(jié)構(gòu)的俯視圖。

主要附圖標(biāo)記說明

10,12,30????介電層

13??????????頂端表面

14??????????BEOL互連結(jié)構(gòu)

16??????????接合墊

18,27???????側(cè)邊

19,29,37????周界

20??????????繞接線

25??????????端部

26??????????填充線

28??????????填充排除區(qū)

31??????????平坦化表面

32??????????鈍化層

33??????????頂端表面