[發明專利]堆疊狀的III-V半導體構件

有效

• 申請號: 201811569005.0
• 申請日: 2018-12-21
• 公開（公告）號: CN110034172B
• 公開（公告）日: 2022-06-24
• 發明（設計）人: V·杜德克
• 申請（專利權）人: 3-5電力電子有限責任公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/861;H01L29/739
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 郭毅

本發明涉及一種堆疊狀的III?V半導體構件(10)，其具有：具有上側、下側和5·10¹⁸?5·10²⁰N/cm³的摻雜物濃度的p⁺區域(12)；具有上側和下側和10¹²?10¹⁷N/cm³的摻雜物濃度和10?300μm的層厚度(D2)的第一n^?層(14)；具有上側、下側和至少10¹⁹N/cm³的摻雜物濃度的n⁺區域(16)，其中，所述p⁺區域(12)、所述n^?層(14)和所述n⁺區域(16)以所提到的順序彼此相繼，分別單片式地構造并且分別包括GaAs化合物或者分別由GaAs化合物組成；所述n⁺區域(16)或所述p⁺區域(12)構造為襯底層，其中，所述n^?區域(14)包括具有至少10¹⁴N/cm³或者至少10¹⁵N/cm³的濃度的鉻。

技術領域

本發明涉及一種堆疊狀的III-V半導體構件。

背景技術

由Josef Lutz等人所著的Semiconductor Power Devices(半導體功率器件)，Springer出版，2011年，ISBN 978-3-642-11124-2已知高阻斷的肖特基二極管以及基于硅或者SiC的IGBT。

由德國Ashkinazi所著的“GaAs Power Devices(GaAs功率器件)”，ISBN 965-7094-19-4已知耐高電壓的半導體二極管p⁺-n-n⁺以及肖特基二極管、基于GaAs的耐高電壓的p-n-i-p晶體管。

發明內容

在此背景下，本發明的任務在于，說明一種設備，該設備擴展現有技術。

所述任務通過一種具有權利要求的特征的、堆疊狀的III-V半導體構件解決。本發明的有利的構型是從屬權利要求的主題。

本發明的主題是一種堆疊狀的III-V半導體構件，其具有：具有上側、下側和電式地起作用的5·10¹⁸-5·10²⁰N/cm³的摻雜物濃度的p⁺區域。

堆疊狀的III-V半導體構件具有：具有上側和下側和10¹²-10¹⁷N/cm³的摻雜物濃度的n^-層。n^-層具有在10μm至300μm之間的層厚度。

堆疊狀的III-V半導體構件具有：具有上側、下側和電式地起作用的至少10¹⁸N/cm³的摻雜物濃度的n⁺區域。

p⁺區域和n^-層和n⁺區域以所提到的順序彼此相繼并且分別單片式地構造并且分別包括GaAs化合物或者分別由GaAs化合物組成。

n⁺區域或p⁺區域構造為襯底層。n^-區域包括至少10¹⁴N/cm³或者至少 10¹⁵N/cm³的缺陷濃度。

優選地，在n層中的缺陷的濃度小于10¹⁷N/cm³、最優選小于 5×10¹⁶N/cm³。