[發(fā)明專利]一種單IO擴(kuò)展系統(tǒng)及擴(kuò)展方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201811567272.4
• 申請(qǐng)日: 2018-12-19
• 公開（公告）號(hào): CN109407593A
• 公開（公告）日: 2019-03-01
• 發(fā)明（設(shè)計(jì)）人: 張德星;章逸豐;毛義華;曹慧赟
• 申請(qǐng)（專利權(quán)）人: 浙江大學(xué)濱海產(chǎn)業(yè)技術(shù)研究院
• 主分類號(hào): G05B19/042
• 分類號(hào): G05B19/042
• 代理公司: 天津?yàn)I海科緯知識(shí)產(chǎn)權(quán)代理有限公司 12211
• 代理人: 楊慧玲

本發(fā)明提出一種單IO擴(kuò)展系統(tǒng)，包括MCU、電阻R、電容C1、串行轉(zhuǎn)并行芯片；還包括二極管D1和電容C2；MCU的待擴(kuò)展IO連接到所述電阻R的一端，同時(shí)連接到串行轉(zhuǎn)并行芯片的CLK引腳，還連接到二極管D1的正極；電阻R的另一端連接電容C1的一端，同時(shí)連接到串行轉(zhuǎn)并行芯片的DATA引腳；所述電容C1的另一端接地；二極管D1的負(fù)極連接電容C2的一端，同時(shí)連接串行轉(zhuǎn)并行芯片的供電管腳；電容C2的另一端接地。本發(fā)明利用RC電路的滯后效應(yīng)，僅需1個(gè)MCU IO口的高低控制，就能將信號(hào)分離實(shí)現(xiàn)串行轉(zhuǎn)并行芯片的數(shù)據(jù)輸入，同時(shí)實(shí)現(xiàn)IO口給擴(kuò)展電路供電，節(jié)省了IO口數(shù)以及電路的線束數(shù)量，從而降低成本，提高可靠性。

技術(shù)領(lǐng)域

本發(fā)明屬于電子領(lǐng)域，特別是涉及到一種單IO擴(kuò)展系統(tǒng)及擴(kuò)展方法。

背景技術(shù)

在電子產(chǎn)品中經(jīng)常需要通過MCU的IO來控制各種電路，為了降低MCU與擴(kuò)展板連接的線纜成本，希望用最少的IO實(shí)現(xiàn)擴(kuò)展目的。目前常用的擴(kuò)展方案為使用串行轉(zhuǎn)并行芯片來實(shí)現(xiàn)，例如74hC164，74hC1595，這些芯片至少需要4根導(dǎo)線連接。是否能夠進(jìn)一步降低成本，是目前亟需解決的問題。

發(fā)明內(nèi)容

本發(fā)明提供了一種單IO擴(kuò)展系統(tǒng)及擴(kuò)展方法，僅需1個(gè)MCU IO口的高低控制，就能將信號(hào)分離實(shí)現(xiàn)串行轉(zhuǎn)并行芯片的數(shù)據(jù)輸入，節(jié)省了MCU的IO口數(shù)。

為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

一種單IO擴(kuò)展系統(tǒng)，包括MCU、電阻R、電容C1、串行轉(zhuǎn)并行芯片；MCU的待擴(kuò)展IO連接到所述電阻R的一端，同時(shí)連接到串行轉(zhuǎn)并行芯片的CLK引腳；所述電阻R的另一端連接電容C1的一端，同時(shí)連接到串行轉(zhuǎn)并行芯片的DATA引腳；所述電容C1的另一端接地。

進(jìn)一步的，所述單IO擴(kuò)展系統(tǒng)還包括二極管D1和電容C2；所述MCU的待擴(kuò)展IO在連接所述電阻R的一端和串行轉(zhuǎn)并行芯片的CLK引腳的同時(shí)，還連接到二極管D1的正極；所述二極管D1的負(fù)極連接電容C2的一端，同時(shí)連接串行轉(zhuǎn)并行芯片的供電管腳；所述電容C2的另一端接地。

更進(jìn)一步的，所述二極管D1的負(fù)極還連接所述串行轉(zhuǎn)并行芯片所連接的設(shè)備的供電管腳。

進(jìn)一步的，所述MCU、所述電容C1的另一端、所述串行轉(zhuǎn)并行芯片共地。

更進(jìn)一步的，所述MCU、所述電容C1的另一端、所述串行轉(zhuǎn)并行芯片、以及所述串行轉(zhuǎn)并行芯片所連接的設(shè)備共地。

本發(fā)明的另一方面，應(yīng)用上述單IO擴(kuò)展系統(tǒng)的單IO擴(kuò)展方法，包括：MCU通過控制一個(gè)IO的高低變化及高低變化的時(shí)間，利用電阻R和電容C1所組成的RC電路的滯后效應(yīng)，實(shí)現(xiàn)發(fā)送數(shù)據(jù)0和數(shù)據(jù)1給串行轉(zhuǎn)并行芯片。

進(jìn)一步的，所述MCU發(fā)送數(shù)據(jù)0的方法為：MCU的IO輸出0，等待RC電路的輸出為0，即串行轉(zhuǎn)并行芯片的DATA引腳為0，然后IO輸出1產(chǎn)生上跳沿，串行轉(zhuǎn)并行芯片在CLK的上跳沿將DATA的數(shù)據(jù)狀態(tài)存入內(nèi)部，此刻因?yàn)镽C電路的滯后效應(yīng)，串行轉(zhuǎn)并行芯片的DATA引腳還為0，即串行轉(zhuǎn)并行芯片就輸入了數(shù)據(jù)0。

進(jìn)一步的，所述MCU發(fā)送數(shù)據(jù)1的方法為：MCU的IO口輸出1，等待RC電路的輸出為1，即串行轉(zhuǎn)并行芯片的DATA引腳為1，然后IO輸出0又輸出1產(chǎn)生上跳沿，串行轉(zhuǎn)并行芯片在CLK的上跳沿將DATA的數(shù)據(jù)狀態(tài)存入內(nèi)部，此刻因?yàn)镽C電路的滯后效應(yīng)，串行轉(zhuǎn)并行芯片的DATA引腳還為1，即串行轉(zhuǎn)并行芯片就輸入了數(shù)據(jù)1。

進(jìn)一步的，所述MCU的待擴(kuò)展IO在連接所述電阻R的一端和串行轉(zhuǎn)并行芯片的CLK引腳的同時(shí)，還連接到二極管D1的正極；所述二極管D1的負(fù)極連接電容C2的一端，同時(shí)連接串行轉(zhuǎn)并行芯片的供電管腳；所述電容C2的另一端接地；IO口的高電平期間通過二極管D1給串行轉(zhuǎn)并行芯片供電，同時(shí)將電能儲(chǔ)存在電容C2上；在IO口的低電平期間，電容C2給串行轉(zhuǎn)并行芯片供電。