[發明專利]一種單IO擴展系統及擴展方法

在審

• 申請號: 201811567272.4
• 申請日: 2018-12-19
• 公開（公告）號: CN109407593A
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 張德星;章逸豐;毛義華;曹慧赟
• 申請（專利權）人: 浙江大學濱海產業技術研究院
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 天津濱海科緯知識產權代理有限公司 12211
• 代理人: 楊慧玲

1.一種單IO擴展系統，其特征在于，包括MCU、電阻R、電容C1、串行轉并行芯片；MCU的待擴展IO連接到所述電阻R的一端，同時連接到串行轉并行芯片的CLK引腳；所述電阻R的另一端連接電容C1的一端，同時連接到串行轉并行芯片的DATA引腳；所述電容C1的另一端接地。

2.根據權利要求1所述的一種單IO擴展系統，其特征在于，所述單IO擴展系統還包括二極管D1和電容C2；所述MCU的待擴展IO在連接所述電阻R的一端和串行轉并行芯片的CLK引腳的同時，還連接到二極管D1的正極；所述二極管D1的負極連接電容C2的一端，同時連接串行轉并行芯片的供電管腳；所述電容C2的另一端接地。

3.根據權利要求2所述的一種單IO擴展系統，其特征在于，所述二極管D1的負極還連接所述串行轉并行芯片所連接的設備的供電管腳。

4.根據權利要求1-3任一項所述的一種單IO擴展系統，其特征在于，所述MCU、所述電容C1的另一端、所述串行轉并行芯片共地。

5.根據權利要求4所述的一種單IO擴展系統，其特征在于，所述MCU、所述電容C1的另一端、所述串行轉并行芯片、以及所述串行轉并行芯片所連接的設備共地。

6.應用權利要求1所述單IO擴展系統的單IO擴展方法，其特征在于，包括：MCU通過控制一個IO的高低變化及高低變化的時間，利用電阻R和電容C1所組成的RC電路的滯后效應，實現發送數據0和數據1給串行轉并行芯片。

7.根據權利要求6所述的方法，其特征在于，所述MCU發送數據0的方法為：MCU的IO輸出0，等待RC電路的輸出為0，即串行轉并行芯片的DATA引腳為0，然后IO輸出1產生上跳沿，串行轉并行芯片在CLK的上跳沿將DATA的數據狀態存入內部，此刻因為RC電路的滯后效應，串行轉并行芯片的DATA引腳還為0，即串行轉并行芯片就輸入了數據0。

8.根據權利要求6所述的方法，其特征在于，所述MCU發送數據1的方法為：MCU的IO口輸出1，等待RC電路的輸出為1，即串行轉并行芯片的DATA引腳為1，然后IO輸出0又輸出1產生上跳沿，串行轉并行芯片在CLK的上跳沿將DATA的數據狀態存入內部，此刻因為RC電路的滯后效應，串行轉并行芯片的DATA引腳還為1，即串行轉并行芯片就輸入了數據1。

9.根據權利要求6-8任一項所述的方法，其特征在于，所述MCU的待擴展IO在連接所述電阻R的一端和串行轉并行芯片的CLK引腳的同時，還連接到二極管D1的正極；所述二極管D1的負極連接電容C2的一端，同時連接串行轉并行芯片的供電管腳；所述電容C2的另一端接地；IO口的高電平期間通過二極管D1給串行轉并行芯片供電，同時將電能儲存在電容C2上；在IO口的低電平期間，電容C2給串行轉并行芯片供電。

10.根據權利要求9所述的方法，其特征在于，所述二極管D1的負極還連接所述串行轉并行芯片所連接的設備的供電管腳，給該設備供電。