[發明專利]一種基于自測試的1553總線接口電路快速篩選系統及方法

在審

• 申請號: 201811564868.9
• 申請日: 2018-12-20
• 公開（公告）號: CN109753393A
• 公開（公告）日: 2019-05-14
• 發明（設計）人: 周皓;趙康;李子昊;鄧靜;姚永昶;朱向東
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 馬全亮

1.一種基于自測試的1553總線接口電路快速篩選系統，其特征在于包括：一次供電模塊、二次供電模塊、主控處理器、I/O輸入模塊、I/O輸出模塊、邏輯解碼模塊、VGA控制器以及結果顯示模塊；

一次供電模塊接收外部輸入的DC+5V，為其他模塊供電；

二次供電模塊的輸入為一次供電模塊的輸出，經隔離輸出至被測電路，為被測電路供電，二次供電模塊的輸出可控，實現對被測電路的上/下電控制；

I/O輸入模塊是主控處理器的用戶接口，將用戶的動作轉化為機器輸入，送給主控處理器；

I/O輸出模塊驅動結果顯示模塊對主控處理器輸出的結果進行顯示；

VGA控制器作為主控處理器和顯示器之間的接口電路，完成TFT顯示到VGA顯示的轉換，將主控處理器輸出的結果在顯示器上進行顯示；

邏輯解碼接收主控處理器發送的上/下電指令，將指令解析后，提供給二次供電模塊，進而實現對被測電路的上/下電控制；

邏輯解碼接收主控處理器發送的寄存器訪問指令，將指令解析后，提供給被測電路，進而實現對被測電路內部寄存器的訪問；

邏輯解碼接收主控處理器發送的結果顯示指令，將指令解析后，提供給VGA控制器，進而將測試結果顯示在通用顯示器上。

2.根據權利要求1所述的一種基于自測試的1553總線接口電路快速篩選系統，其特征在于：被測電路為MINI-ACE系列1553總線接口電路。

3.根據權利要求1所述的一種基于自測試的1553總線接口電路快速篩選系統，其特征在于：結果顯示模塊對主控處理器輸出的結果進行顯示采用類LED方式，顯示器采用標準VGA接口。

4.根據權利要求1所述的一種基于自測試的1553總線接口電路快速篩選系統，其特征在于：所述被測電路中包括啟動/復位寄存器，地址0x03，另一個是BIT測試狀態寄存器，地址0x1C。

5.根據權利要求4所述的一種基于自測試的1553總線接口電路快速篩選系統，其特征在于：所述啟動/復位寄存器的位定義為：

BIT	DESCRIPTION
15(MSB)	RESERVED
14	RESERVED
13	RESERVED
12	RESERVED
11	CLEAR RT HALT
10	CLEAR SELF-TEST REGISTER|
9	INITIATE RAM SELF-TEST
8	RESERVED
7	INITIATE PROTOCOL SELF-TEST
6	BC/MT Stop-ON-MESSAGE
5	BC Stop-ON-FRAME
4	TIME TAG TEST CLOCK
3	TIME TAG RESET
2	INTERRUPT RESET
1	BC/MT START
O(LSB)	RESET

，

其中，

CLEAR SELF-TEST REGISTER：對該位寫“1”將會清除BIT測試狀態寄存器的值，清為默認值“0x0000”；

INITIATE RAM SELF-TEST：對該位寫“1”將會啟動被測電路內部4K X16RAM的自測試；

INITIATE PROTOCOL SELF-TEST：對該位寫“1”將會啟動被測電路內部協議的自測試。