[發明專利]用于防止干擾的半導體存儲裝置

有效

• 申請號: 201811564717.3
• 申請日: 2018-12-20
• 公開（公告）號: CN110310682B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 樸鎮壽
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/18;G11C8/14;G11C8/08
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;郭放

本申請提供了用于防止干擾的半導體存儲裝置。一種半導體存儲裝置包括存取線控制電路。存取線控制電路向與目標存儲單元耦接的所選存取線施加所選偏置電壓，并且向鄰近于所選存取線的未選存取線施加第一未選偏置電壓。向不鄰近于所選存取線的未選存取線施加第二未選偏置電壓。

相關申請的交叉引用

本申請要求于2018年3月27日在韓國知識產權局提交的申請號為10-2018-0035215的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

各種實施例大體涉及集成電路技術，并且更具體地，涉及半導體裝置和半導體存儲裝置。

背景技術

電子裝置可以包括大量電子組件。在電子裝置之中，計算機系統可以包括通過半導體構造的許多電子組件。計算機系統可以包括存儲裝置。DRAM正被廣泛地用作通用存儲裝置，因為它具有以下優點：其能夠以高且恒定的速度存儲和輸出數據，并且能夠進行隨機存取。然而，由于DRAM包括各自使用電容器來構造的存儲單元，因此DRAM具有易失性特性，這在于其在電力被切斷時丟失所存儲的數據。為了克服DRAM的該缺點，已經開發了閃速存儲器。由于閃速存儲器包括各自使用浮置柵極來構造的存儲單元，因此閃速存儲器具有非易失性特性，這在于其在電力被切斷時能夠保留所存儲的數據。然而，閃速存儲器具有以下缺點：數據存儲和輸出速度低于DRAM，并且難以執行隨機存取。

目前，已經開發了下一代存儲裝置，諸如相變RAM、磁性RAM、電阻性RAM和鐵電RAM。下一代存儲裝置具有以下優點：它們具有非易失性特性，并且能夠以高速操作。特別地，PRAM包括使用硫族化合物形成的存儲單元，并且可以通過改變每一個存儲單元的電阻值來存儲數據。

發明內容

在一個實施例中，一種半導體存儲裝置可以包括存取線控制電路。存取線控制電路可以配置成向與目標存儲單元耦接的所選存取線施加所選偏置電壓，并且配置成向鄰近于所選存取線的未選存取線施加第一未選偏置電壓。可以向不鄰近于所選存取線的未選存取線施加第二未選偏置電壓。

在一實施例中，一種半導體存儲裝置可以包括位線控制電路和字線控制電路。位線控制電路可以配置成向與目標存儲單元耦接的所選字線施加所選位線偏置電壓，并且向鄰近于所選位線的未選位線施加第一未選位線偏置電壓。字線控制電路可以配置成向與目標存儲單元耦接的所選字線施加所選字線偏置電壓，并且向鄰近于所選字線的未選字線施加第一未選字線偏置電壓。可以向不鄰近于所選位線的未選位線施加第二未選位線偏置電壓。另外，可以向不鄰近于所選字線的未選字線施加第二未選字線偏置電壓。

在一實施例中，一種半導體存儲裝置可以包括位線控制電路和字線控制電路。位線控制電路可以配置成向與目標存儲單元耦接的所選位線施加所選位線偏置電壓，并且施加位線電壓，該位線電壓具有在第一未選位線偏置電壓與第二未選位線偏置電壓之間的電壓電平，該電壓電平與從所選位線到位線電壓被施加到的未選位線的距離成比例地變高。字線控制電路可以配置成向與目標存儲單元耦接的所選字線施加所選字線偏置電壓，并且施加字線電壓，該字線電壓具有在第一未選字線偏置電壓與第二未選字線偏置電壓之間的電壓電平，該電壓電平與從所選字線到該字線電壓被施加到的未選字線的距離成比例地變低。

在一實施例中，一種半導體存儲裝置可以包括多個全局位線、多個位線組和位線控制電路。所述多個位線組可以各自包括分別與所述多個全局位線耦接的多個位線。位線控制電路可以配置成基于位線選擇信號而選擇所述多個位線組中的一個，并且向所述多個全局位線施加不同的位線偏置電壓。

在另外的實施例中，不同的位線偏置電壓可以包括以下中的至少兩個：所選位線偏置電壓、第一未選位線偏置電壓、第二未選位線偏置電壓，以及第三未選位線偏置電壓。第一未選位線偏置電壓可以低于第三未選位線偏置電壓，第三未選位線偏置電壓可以低于第二未選位線偏置電壓，并且第二未選位線偏置電壓可以低于所選位線偏置電壓。