[發明專利]用于防止干擾的半導體存儲裝置

有效

• 申請號: 201811564717.3
• 申請日: 2018-12-20
• 公開（公告）號: CN110310682B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 樸鎮壽
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/18;G11C8/14;G11C8/08
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;郭放

1.一種半導體存儲裝置，包括：

位線控制電路，所述位線控制電路配置成向與目標存儲單元耦接的所選位線施加所選偏置電壓，并且配置成向鄰近于所述所選位線的未選位線施加第一未選偏置電壓，

其中，向不鄰近于所述所選位線的未選位線施加第二未選偏置電壓。

2.根據權利要求1所述的半導體存儲裝置，

其中，所述第一未選偏置電壓低于所述第二未選偏置電壓，以及

其中，所述第二未選偏置電壓低于所述所選偏置電壓。

3.根據權利要求1所述的半導體存儲裝置，其中，所述所選偏置電壓對應于寫入電壓和讀取電壓中的至少一個。

4.一種半導體存儲裝置，包括：

位線控制電路，所述位線控制電路配置成向與目標存儲單元耦接的所選位線施加所選位線偏置電壓，并且配置成向鄰近于所述所選位線的未選位線施加第一未選位線偏置電壓；以及

字線控制電路，所述字線控制電路配置成向與所述目標存儲單元耦接的所選字線施加所選字線偏置電壓，并且配置成向鄰近于所述所選字線的未選字線施加第一未選字線偏置電壓，

其中，向不鄰近于所述所選位線的未選位線施加第二未選位線偏置電壓，以及

其中，向不鄰近于所述所選字線的未選字線施加第二未選字線偏置電壓。

5.根據權利要求4所述的半導體存儲裝置，其中，所述第一未選位線偏置電壓低于所述第二未選位線偏置電壓，并且其中，所述第二未選位線偏置電壓低于所述所選位線偏置電壓。

6.根據權利要求4所述的半導體存儲裝置，其中，所述第一未選字線偏置電壓高于所述第二未選字線偏置電壓，并且其中，所述第二未選字線偏置電壓高于所述所選字線偏置電壓。

7.根據權利要求4所述的半導體存儲裝置，其中，所述所選位線偏置電壓和所述所選字線偏置電壓之差對應于寫入電壓和讀取電壓中的至少一個。

8.一種半導體存儲裝置，包括：

位線控制電路，所述位線控制電路配置成向與目標存儲單元耦接的所選位線施加所選位線偏置電壓，并且配置成施加位線電壓，所述位線電壓具有在第一未選位線偏置電壓與第二未選位線偏置電壓之間的電壓電平，所述電壓電平與從所述所選位線到所述位線電壓被施加到的未選位線的距離成比例地變高；以及

字線控制電路，所述字線控制電路配置成向與所述目標存儲單元耦接的所選字線施加所選字線偏置電壓，并且配置成施加字線電壓，所述字線電壓具有在第一未選字線偏置電壓與第二未選字線偏置電壓之間的電壓電平，所述電壓電平與從所述所選字線到所述字線電壓被施加到的未選字線的距離成比例地變低。

9.根據權利要求8所述的半導體存儲裝置，其中，所述第一未選位線偏置電壓低于所述第二未選位線偏置電壓，并且其中，所述第二未選位線偏置電壓低于所述所選位線偏置電壓。

10.根據權利要求8所述的半導體存儲裝置，其中，所述第一未選字線偏置電壓高于所述第二未選字線偏置電壓，并且其中，所述第二未選字線偏置電壓高于所述所選字線偏置電壓。

11.根據權利要求8所述的半導體存儲裝置，其中，所述所選位線偏置電壓與所述所選字線偏置電壓之差對應于寫入電壓和讀取電壓中的至少一個。

12.一種半導體存儲裝置，包括：

多個全局位線；

多個位線組，所述多個位線組各自包括分別與所述多個全局位線耦接的多個位線；以及

位線控制電路，所述位線控制電路配置成基于位線選擇信號而選擇所述多個位線組中的一個，并且配置成向所述多個全局位線施加不同的位線偏置電壓。