[發(fā)明專利]一種實現(xiàn)數(shù)據(jù)同步的裝置和方法

有效

• 申請?zhí)枺?/td>: 201811564486.6
• 申請日: 2018-12-20
• 公開（公告）號: CN111355484B
• 公開（公告）日: 2023-09-05
• 發(fā)明（設(shè)計）人: 李鵬
• 申請（專利權(quán)）人: 深圳市中興微電子技術(shù)有限公司
• 主分類號: H03L7/06
• 分類號: H03L7/06;H04B7/0413
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 姜春咸;馮建基

本發(fā)明公開了一種實現(xiàn)數(shù)據(jù)同步的裝置和方法，其中，所述裝置包括：多射頻芯片間同步電路，和/或，單芯片內(nèi)多通道同步電路；其中，所述多射頻芯片間同步電路，用于實現(xiàn)多個射頻芯片間的工作時鐘同步；所述單芯片內(nèi)多通道同步電路，用于實現(xiàn)單芯片內(nèi)多個通道的數(shù)據(jù)同步。本發(fā)明能夠滿足數(shù)據(jù)同步輸入輸出的要求，保證數(shù)據(jù)傳遞速度一致。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)同步技術(shù)，尤指一種實現(xiàn)數(shù)據(jù)同步的裝置和方法。

背景技術(shù)

在5G大規(guī)模多輸入多輸出massive?MIMO天線的應(yīng)用場景下，要求在使用多個射頻芯片的系統(tǒng)中對各射頻芯片做同步處理，保證芯片同時接收和輸出射頻信號；并且在同一射頻芯片的多通道間也需要做同步處理，5G制式下要求各通道之間的延遲差20ns，保證各通道在滿足建立保持時間的情況下同步接收和輸出數(shù)據(jù)。

發(fā)明內(nèi)容

為了解決上述技術(shù)問題，本發(fā)明提供了一種實現(xiàn)數(shù)據(jù)同步的裝置和方法，能夠滿足數(shù)據(jù)同步輸入輸出的要求，保證數(shù)據(jù)傳遞速度一致。

為了達到本發(fā)明目的，本發(fā)明提供了一種實現(xiàn)數(shù)據(jù)同步的裝置，包括：

多射頻芯片間同步電路，和/或，單芯片內(nèi)多通道同步電路；

其中，所述多射頻芯片間同步電路，用于實現(xiàn)多個射頻芯片間的工作時鐘同步；

所述單芯片內(nèi)多通道同步電路，用于實現(xiàn)單芯片內(nèi)多個通道的數(shù)據(jù)同步。

作為一種實現(xiàn)方式，所述多射頻芯片間同步電路，包括：

鎖相環(huán)電路，用于接收參考時鐘信號，以及輸出頻率是所述參考時鐘信號頻率n倍的高頻信號，n大于或等于2；

分頻器電路，用于對鎖相環(huán)電路輸出的高頻信號分頻，得到芯片所需頻率的工作時鐘信號；

相位差計算電路，用于比較所述參考時鐘信號和所述工作時鐘信號的延時差；

相位同步控制電路，用于將所述延遲差與預(yù)設(shè)延遲閾值比較，若延遲差大于所述預(yù)設(shè)延遲閾值，控制鎖相環(huán)電路調(diào)整輸出的高頻信號相位。

作為一種實現(xiàn)方式，所述相位差計算電路，用于比較所述參考時鐘信號和所述工作時鐘信號的延時差，包括：

采用所述鎖相環(huán)電路輸出的高頻信號采樣所述參考時鐘信號和所述工作時鐘信號的相位差，得到參考時鐘沿與工作時鐘沿之間的最小差值后，將這一差值乘以用于采樣的所述高頻信號的時鐘周期即得到所述參考時鐘信號和所述工作時鐘信號的延時差。

作為一種實現(xiàn)方式，所述單芯片內(nèi)多通道同步電路針對每個通道設(shè)置：

第一同步單元，用于通過第一同步信號使多個通道抽取的數(shù)據(jù)保持一致；

第二同步單元，用于在數(shù)據(jù)從第一同步單元傳輸?shù)降诙絾卧獣r，使各通道同時讀取數(shù)據(jù)；

第三同步單元，用于在數(shù)據(jù)從第二同步單元傳輸?shù)降谌絾卧獣r，使各通道同時讀取數(shù)據(jù)。

作為一種實現(xiàn)方式，所述第二同步單元、第三同步單元，用于使各通道同時讀取數(shù)據(jù)，包括：

將數(shù)據(jù)寫入雙端口隨機存儲器RAM中，通過第二同步信號使各通道在同一時刻讀取所述RAM中的數(shù)據(jù)。

本發(fā)明實施例還提供了一種實現(xiàn)數(shù)據(jù)同步的方法，包括：

實現(xiàn)多個射頻芯片間的工作時鐘同步；和/或

實現(xiàn)單芯片內(nèi)多個通道的數(shù)據(jù)同步。

作為一種實現(xiàn)方式，所述實現(xiàn)多個射頻芯片間的工作時鐘同步，包括：

接收參考時鐘信號，以及輸出頻率是所述參考時鐘信號頻率n倍的高頻信號，n大于或等于2；