[發(fā)明專利]一種實現(xiàn)數(shù)據(jù)同步的裝置和方法

有效

• 申請?zhí)枺?/td>: 201811564486.6
• 申請日: 2018-12-20
• 公開（公告）號: CN111355484B
• 公開（公告）日: 2023-09-05
• 發(fā)明（設(shè)計）人: 李鵬
• 申請（專利權(quán)）人: 深圳市中興微電子技術(shù)有限公司
• 主分類號: H03L7/06
• 分類號: H03L7/06;H04B7/0413
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 姜春咸;馮建基

1.一種實現(xiàn)數(shù)據(jù)同步的裝置，其特征在于，包括：

多射頻芯片間同步電路，和/或，單芯片內(nèi)多通道同步電路；

其中，所述多射頻芯片間同步電路，用于實現(xiàn)多個射頻芯片間的工作時鐘同步；

所述單芯片內(nèi)多通道同步電路，用于實現(xiàn)單芯片內(nèi)多個通道的數(shù)據(jù)同步；

其中，所述多射頻芯片間同步電路，包括：

鎖相環(huán)電路，用于接收參考時鐘信號，以及輸出頻率是所述參考時鐘信號頻率n倍的高頻信號，n大于或等于2；

分頻器電路，用于對鎖相環(huán)電路輸出的高頻信號分頻，得到芯片所需頻率的工作時鐘信號；

相位差計算電路，用于比較所述參考時鐘信號和所述工作時鐘信號的延時差；

相位同步控制電路，用于將所述延時差與預(yù)設(shè)延遲閾值比較，若延時差大于所述預(yù)設(shè)延遲閾值，控制鎖相環(huán)電路調(diào)整輸出的高頻信號相位。

2.根據(jù)權(quán)利要求1所述的實現(xiàn)數(shù)據(jù)同步的裝置，其特征在于，所述相位差計算電路，用于比較所述參考時鐘信號和所述工作時鐘信號的延時差，包括：

采用所述鎖相環(huán)電路輸出的高頻信號采樣所述參考時鐘信號和所述工作時鐘信號的相位差，得到參考時鐘沿與工作時鐘沿之間的最小差值后，將這一差值乘以用于采樣的所述高頻信號的時鐘周期即得到所述參考時鐘信號和所述工作時鐘信號的延時差。

3.根據(jù)權(quán)利要求1或2所述的實現(xiàn)數(shù)據(jù)同步的裝置，其特征在于，

所述單芯片內(nèi)多通道同步電路針對每個通道設(shè)置：

第一同步單元，用于通過第一同步信號使多個通道抽取的數(shù)據(jù)保持一致；

第二同步單元，用于在數(shù)據(jù)從第一同步單元傳輸?shù)降诙絾卧獣r，使各通道同時讀取數(shù)據(jù)；

第三同步單元，用于在數(shù)據(jù)從第二同步單元傳輸?shù)降谌絾卧獣r，使各通道同時讀取數(shù)據(jù)。

4.根據(jù)權(quán)利要求3所述的實現(xiàn)數(shù)據(jù)同步的裝置，其特征在于，

所述第二同步單元、第三同步單元，用于使各通道同時讀取數(shù)據(jù)，包括：

將數(shù)據(jù)寫入雙端口隨機存儲器RAM中，通過第二同步信號使各通道在同一時刻讀取所述RAM中的數(shù)據(jù)。

5.一種實現(xiàn)數(shù)據(jù)同步的方法，其特征在于，包括：

實現(xiàn)多個射頻芯片間的工作時鐘同步；和/或

實現(xiàn)單芯片內(nèi)多個通道的數(shù)據(jù)同步；

其中，所述實現(xiàn)多個射頻芯片間的工作時鐘同步，包括：

接收參考時鐘信號，以及輸出頻率是所述參考時鐘信號頻率n倍的高頻信號，n大于或等于2；

對所述高頻信號分頻，得到芯片所需頻率的工作時鐘信號；

比較所述參考時鐘信號和所述工作時鐘信號的延時差，若延時差大于預(yù)設(shè)延遲閾值，調(diào)整輸出的高頻信號相位。

6.根據(jù)權(quán)利要求5所述的實現(xiàn)數(shù)據(jù)同步的方法，其特征在于，所述比較所述參考時鐘信號和所述工作時鐘信號的延時差，包括：

采用所述高頻信號采樣所述參考時鐘信號和所述工作時鐘信號的相位差，得到參考時鐘沿與工作時鐘沿之間的最小差值后，將這一差值乘以用于采樣的所述高頻信號的時鐘周期即得到所述參考時鐘信號和所述工作時鐘信號的延時差。

7.根據(jù)權(quán)利要求5或6所述的實現(xiàn)數(shù)據(jù)同步的方法，其特征在于，所述實現(xiàn)單芯片內(nèi)多個通道的數(shù)據(jù)同步，包括：

通過第一同步信號使多個通道抽取的數(shù)據(jù)保持一致；

在所述抽取的數(shù)據(jù)傳輸過程中，使各通道同時讀取所述數(shù)據(jù)。

8.根據(jù)權(quán)利要求7所述的實現(xiàn)數(shù)據(jù)同步的方法，其特征在于，在所述抽取的數(shù)據(jù)傳輸過程中，使各通道同時讀取所述數(shù)據(jù)，包括：

將數(shù)據(jù)寫入雙端口隨機存儲器RAM中，通過第二同步信號使各通道在同一時刻讀取所述RAM中的數(shù)據(jù)。