[發(fā)明專利]一種基于FPGA的FLASH陣列控制方法及控制器

有效

• 申請(qǐng)?zhí)枺?/td>: 201811560856.9
• 申請(qǐng)日: 2018-12-20
• 公開（公告）號(hào): CN109783411B
• 公開（公告）日: 2022-05-17
• 發(fā)明（設(shè)計(jì)）人: 張澤渺;何建樑;葉明
• 申請(qǐng)（專利權(quán)）人: 成都旋極歷通信息技術(shù)有限公司
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16;G06F13/10;G06F12/02
• 代理公司: 成都九鼎天元知識(shí)產(chǎn)權(quán)代理有限公司 51214
• 代理人: 胡川

本發(fā)明公開了一種基于FPGA的FLASH陣列控制方法,其特征在于：包括:進(jìn)行分層控制：第一層：通過時(shí)序控制，對(duì)FLASH陣列的實(shí)際物理地址按頁讀、寫，按塊擦除；第二層：建立邏輯地址到物理地址映射表，對(duì)FLASH陣列的壞塊進(jìn)行管理，并在使用過程中對(duì)增加的壞塊進(jìn)行動(dòng)態(tài)管理；第三層：建立循環(huán)存儲(chǔ)管理，對(duì)FLASH進(jìn)行均衡使用；第四層：對(duì)數(shù)據(jù)加前向糾錯(cuò)編碼。本發(fā)明基于FPGA的FLASH陣列控制方法，實(shí)現(xiàn)任意寬度與深度的NAND FLASH陣列的控制。

技術(shù)領(lǐng)域

本發(fā)明涉及FLASH控制領(lǐng)域，尤其是一種基于FPGA的FLASH陣列控制方法及控制器。

背景技術(shù)

當(dāng)前，以FLASH存儲(chǔ)芯片作為介質(zhì)的SATA、mSATA、NVMe電子盤等應(yīng)用正在取代傳統(tǒng)硬盤得到廣泛應(yīng)用，性能越來越高，成本也越來越低；但是在一些電子設(shè)備中，受到體積以及結(jié)構(gòu)功耗等限制，采用嵌入式計(jì)算機(jī)+電子盤的方案實(shí)現(xiàn)有困難，在有些高速流數(shù)據(jù)的處理系統(tǒng)中，數(shù)據(jù)需要實(shí)時(shí)存儲(chǔ)，事后分析；比如信號(hào)處理領(lǐng)域中高速AD采集數(shù)據(jù)的存儲(chǔ)，這些數(shù)據(jù)存儲(chǔ)帶寬超出了普通電子盤的存儲(chǔ)帶寬，采用高性能計(jì)算機(jī)+電子盤磁盤陣列的解決方案往往體積較大，并且環(huán)境適應(yīng)性也不能滿足一些特定要求；因此在很多定制嵌入式設(shè)備中，尤其是軍用嵌入式電子設(shè)備里，直接采用FPGA控制FLASH芯片陣列的方案，這樣集成度更高，結(jié)構(gòu)更可靠，減少了元器件，提高了可靠性。

目前使用FPGA直接控制FLASH陣列存儲(chǔ)數(shù)據(jù)在軍用電子設(shè)備數(shù)據(jù)存儲(chǔ)是常用的解決方案，但是現(xiàn)有的直接采用FPGA控制FLASH陣列，存在如下問題：

a)由于FLASH工藝本身的固有缺陷，F(xiàn)LASH芯片結(jié)構(gòu)存在壞塊(BLOCK)，并且在使用的過程中，壞塊數(shù)量會(huì)增加；

b)FLASH芯片的每一塊或者頁有使用次數(shù)限制，SLC NAND FLASH一般在60000～100000次，MLC NAND FLASH的使用次數(shù)在5000次左右，TLC NAND FLASH的使用次數(shù)在3000次左右；

c)FLASH芯片結(jié)構(gòu)按照塊(BLOCK)、頁(PAGE)操作，擦除以塊為單位，編程以頁為單位(也可以以少于一頁的數(shù)量進(jìn)行編程操作)；

d)FLASH在執(zhí)行寫入(編程)前，必須先擦除(一般來說，擦除操作將數(shù)據(jù)位由0變?yōu)?，編程操作將1變?yōu)?)；

e)FLASH在執(zhí)行擦除或者編程操作時(shí)，時(shí)間不確定；芯片手冊(cè)會(huì)給出最大時(shí)間(不同的器件這個(gè)值不相同)；

f)FLASH除了存在壞塊外，還存在壞點(diǎn)；

因此，能夠解決上述問題的基于FPGA的FLASH陣列控制方法的設(shè)計(jì)變得尤為重要。

發(fā)明內(nèi)容

本發(fā)明的發(fā)明目的在于：針對(duì)上述存在的問題，提供一種基于FPGA的FLASH陣列控制方法，分層解決flash陣列的控制問題；通過FLASH陣列控制器，實(shí)現(xiàn)FLASH陣列的控制。

本發(fā)明采用的技術(shù)方案如下：

本發(fā)明一種基于FPGA的FLASH陣列控制方法,包括:進(jìn)行分層控制：

第一層：通過時(shí)序控制，對(duì)FLASH陣列的實(shí)際物理地址按頁讀、寫，按塊擦除；

第二層：建立邏輯地址到物理地址映射表，對(duì)FLASH陣列的壞塊進(jìn)行管理，并在使用過程中對(duì)增加的壞塊進(jìn)行動(dòng)態(tài)管理；

第三層：建立循環(huán)存儲(chǔ)管理，對(duì)FLASH進(jìn)行均衡使用；

第四層：對(duì)數(shù)據(jù)加前向糾錯(cuò)編碼。

作為優(yōu)選，所述第四層中的前向糾錯(cuò)編碼方法包括：使用RS編碼進(jìn)行前向糾錯(cuò)，數(shù)據(jù)讀出后通過并行RS譯碼恢復(fù)數(shù)據(jù)。