[發明專利]一種基于FPGA的FLASH陣列控制方法及控制器

有效

• 申請號: 201811560856.9
• 申請日: 2018-12-20
• 公開（公告）號: CN109783411B
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 張澤渺;何建樑;葉明
• 申請（專利權）人: 成都旋極歷通信息技術有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/10;G06F12/02
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 胡川

1.一種基于FPGA的FLASH陣列控制器，其特征在于：采用分層控制方法：

第一層：通過時序控制，對FLASH陣列的實際物理地址按頁讀、寫，按塊擦除；

第二層：建立邏輯地址到物理地址映射表，對FLASH陣列的壞塊進行管理，并在使用過程中對增加的壞塊進行動態管理；

第三層：建立循環存儲管理，對FLASH進行均衡使用；

第四層：對數據加前向糾錯編碼；

包括FLASH陣列IO時序控制模塊、壞塊管理邏輯、FLASH陣列命令控制邏輯、接口管理邏輯、數據流處理器和CPU接口模塊；

所述FLASH陣列IO時序控制模塊，用于FLASH陣列第一層次的控制時序；

所述壞塊管理邏輯，用于壞塊管理，進行FLASH陣列第二層次的控制；

所述CPU接口模塊，用于控制命令、寄存器的映射，將整個FLASH陣列控制器例化為一個可通過CPU控制寄存器操作的IP，進行FLASH陣列第三層次的控制；分別與壞塊管理邏輯和數據流處理器進行交互；

所述FLASH陣列命令控制邏輯，用于FLASH陣列非初始化及命令控制邏輯；分別與FLASH陣列IO時序控制模塊和接口管理邏輯進行交互，并與CPU接口模塊進行交互；

所述接口管理邏輯，將FLASH陣列接口轉換為按頁為單位的數據讀寫接口，按照邏輯地址訪問；與壞塊管理邏輯進行交互；

所述數據流處理器，完成外部數據讀寫訪問與接口管理邏輯之間的數據交換。

2.如權利要求1所述的基于FPGA的FLASH陣列控制器，其特征在于：還設有控制器對外接口；所述控制器對外接口包括：FLASH陣列接口、數據流讀寫接口、處理器EMIF接口和壞塊管理緩存接口；所述FLASH陣列接口與FLASH陣列IO時序控制模塊連接；所述數據流讀寫接口與數據流處理器連接；所述處理器EMIF接口與CPU接口模塊連接；所述壞塊管理緩存接口與壞塊管理邏輯連接。

3.如權利要求1所述的基于FPGA的FLASH陣列控制器，其特征在于：所述FLASH陣列IO時序控制模塊的控制方法：將NAND FLASH芯片陣列的執行過程轉換為空閑狀態（IO_IDLE）、片選輸出狀態（IO_CS）、命令鎖存狀態（IO_CLE）、地址鎖存狀態（IO_ALE）、讀異步時序控制狀態（IO_ARE）、讀同步時序控制狀態（IO_SRE）、寫異步時序控制狀態（IO_AWE）或寫同步時序控制狀態（IO_ST7）。

4.如權利要求1所述的基于FPGA的FLASH陣列控制器，其特征在于：所述接口管理邏輯的控制方法：在FPGA寫FLASH時，實行流水線寫操作；在FPGA讀FLASH時，隨機讀取；在FLASH陣列擦除時，按流水線方式按照邏輯地址順序擦除；所述接口管理邏輯的接口包括FLASH寫訪問接口、FLASH讀訪問接口和FLASH擦除接口。

5.如權利要求1所述的基于FPGA的FLASH陣列控制器，其特征在于：所述FLASH陣列命令控制邏輯的控制方法：將NAND FLASH芯片陣列的執行過程轉換為空閑狀態（FLC_NOP）、復位狀態（FLC_RESET）、讀FLASH 芯片狀態寄存器（FLC_RDST）、讀FLASH 芯片ID（FLC_RDID）、獲取FLASH芯片模式寄存器（FLC_GFET）、設置FLASH芯片模式寄存器（FLC_SFET）、讀取FLASH參數頁（FLC_RDPP）、讀數據狀態（FLC_READ）、寫數據狀態（FLC_PROG）、擦除塊狀態（FLC_ERASE）、回讀頁狀態（FLC_CBREAD）或回讀并寫狀態（FLC_CBPROG）。