[發明專利]一種射頻輸入端口保護電路

在審

• 申請號: 201811559336.6
• 申請日: 2018-12-18
• 公開（公告）號: CN109450432A
• 公開（公告）日: 2019-03-08
• 發明（設計）人: 熊正東
• 申請（專利權）人: 珠海泰芯半導體有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0175;H03K19/0185
• 代理公司: 廣東朗乾律師事務所 44291
• 代理人: 閆有幸

1.一種射頻輸入端口保護電路，包括低壓差線性穩壓器、第一二極管以及第二二極管，第一二極管的正極與射頻輸入端口以及第二二極管的負極連接，第二二極管的正極接地，其特征在于：還包括濾波電路與靜電防護電路；所述濾波電路的輸入端與低壓差線性穩壓器的輸出端連接，輸出端與第一二極管的負極連接；所述靜電防護電路的輸入端與第一二極管的負極連接，輸出端接地。

2.根據權利要求1所述的射頻輸入端口保護電路，其特征在于：所述靜電防護電路包括第一靜電防護電路以及第二靜電防護電路；當輸入射頻輸入端口的靜電是由瞬態激發釋放的正電荷構成時，輸入射頻輸入端口的靜電通過第一靜電防護電路釋放；當輸入射頻輸入端口的靜電是由緩慢累積的正電荷構成時，輸入射頻輸入端口的靜電通過第二靜電防護電路釋放。

3.根據權利要求2所述的射頻輸入端口保護電路，其特征在于：所述第一靜電防護電路包括第四電阻、第二電容、第一反相器以及第二NMOS晶體管；所述第一二極管的負極與第四電阻的一端以及第二NMOS晶體管的漏極連接；所述第四電阻的另一端與第二電容的一端以及第一反相器的輸入端連接；所述第一反相器的輸出端與第二NMOS晶體管的柵極連接；所述第二電容的另一端以及第二NMOS晶體管的源極接地。

4.根據權利要求3所述的射頻輸入端口保護電路，其特征在于：所述第一反相器包括第一PMOS晶體管以及第一NMOS晶體管；所述第一PMOS晶體管的柵極以及第一NMOS晶體管的柵極與所述第四電阻的另一端連接；所述第一PMOS晶體管的源極與第一二極管的負極連接；所述第一NMOS晶體管的源極接地；所述第一PMOS晶體管的漏極以及所述第一NMOS晶體管的漏極與所述第二NMOS晶體管的柵極連接。

5.根據權利要求2所述的射頻輸入端口保護電路，其特征在于：所述第二靜電防護電路包括第五電阻、第六電阻、第二PMOS晶體管、第二反相器、第三反相器以及第五NMOS晶體管；所述第一二極管的負極與第二PMOS晶體管的源極以及第五NMOS晶體管的漏極連接；所述第二PMOS晶體管的柵極與第五電阻的一端連接；所述第二PMOS晶體管的漏極與第六電阻的一端以及第二反相器的輸入端連接；所述第二反相器的輸出端與第三反相器的輸入端連接；所述第三反相器的輸出端與第五NMOS晶體管的柵極連接；所述第五電阻的另一端、第六電阻的另一端以及第五NMOS晶體管的源極接地。

6.根據權利要求5所述的射頻輸入端口保護電路，其特征在于：所述第二反相器包括第三PMOS晶體管以及第三NMOS晶體管，所述第三PMOS晶體管的柵極以及第三NMOS晶體管的柵極與第二PMOS晶體管的漏極連接，所述第三PMOS晶體管的源極與第一二極管的負極連接，所述第三NMOS晶體管的源極接地，所述第三PMOS晶體管的漏極以及第三NMOS晶體管的漏極與第三反相器的輸入端連接，和/或，所述第三反相器包括第四PMOS晶體管以及第四NMOS晶體管，所述第四PMOS晶體管的柵極以及第四NMOS晶體管的柵極與第二反相器的輸出端連接，所述第四PMOS晶體管的源極與第一二極管的負極連接，所述第四NMOS晶體管的源極接地，所述第四PMOS晶體管的漏極以及第四NMOS晶體管的漏極與第五NMOS晶體管的柵極連接。

7.根據權利要求1-6任意一項所述的射頻輸入端口保護電路，其特征在于：所述濾波電路包括第一電阻以及第一電容；所述第一電阻的一端與低壓差線性穩壓器的輸出端連接，另一端與第一電容的一端以及第一二極管的負極連接；所述第一電容的另一端接地。

8.根據權利要求7所述的射頻輸入端口保護電路，其特征在于：還包括分壓電路；所述分壓電路的輸入端與第一電阻和第一電容的公共端連接，輸出端與射頻輸入端口連接，用于輸出低壓差線性穩壓器輸出電壓的一半電壓給射頻輸入端口。