[發(fā)明專利]半導體器件及其制造方法

在審

• 申請?zhí)枺?/td>: 201811552330.6
• 申請日: 2018-12-18
• 公開（公告）號: CN110010604A
• 公開（公告）日: 2019-07-12
• 發(fā)明（設計）人: 金平浩;具省模;尹國漢;金基烈;金容煥
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權代理有限公司 11112
• 代理人: 趙南;張青

公開了半導體器件及其制造方法。從襯底部分地刻蝕支撐層和模層，以在襯底上形成模制圖案和支撐圖案，使得接觸孔穿過支撐圖案和模制圖案而形成，并且互連件通過接觸孔而被暴露。在掩模圖案上形成下電極層，以填充接觸孔，并且通過部分地去除下電極層和掩模圖案而形成接觸孔中的下電極。下電極與互連件接觸并由具有與支撐層相同厚度的支撐圖案支撐。

相關申請的交叉引用

本申請要求2017年12月22日提交給韓國知識產(chǎn)權局的第10-2017-0177712號韓國專利申請和2018年6月27日提交的第10-2018-0073791號、題為“半導體器件及其制造方法”韓國專利申請的優(yōu)先權，其全部內(nèi)容通過引用合并于此。

技術領域

示例實施例涉及半導體器件及其制造方法，更具體地，涉及具有電容器的動態(tài)隨機存取存儲器(DRAM)器件及其制造方法。

背景技術

最近的DRAM器件傾向于需要高性能和操作速度以及小尺寸。因此，DRAM器件的電容器的下電極可以形成得盡可能的高，以便增加在有限尺寸的硅襯底上的電容器的電容。

發(fā)明內(nèi)容

根據(jù)示例性實施例，提供一種制造半導體器件的方法，包括：在襯底的整個表面上順序地形成模層、支撐層和掩模圖案，所述襯底具有由核心區(qū)域限定的單元區(qū)域，下導電結構和與所述下導電結構接觸的至少一個互連件位于所述模層下面的所述襯底的單元區(qū)域上；通過使用掩模圖案作為刻蝕掩模的刻蝕處理來部分地去除所述支撐層和所述模層，以形成模制圖案和所述模制圖案上的支撐圖案，使得接觸孔穿過所述支撐圖案和所述模制圖案而形成，從而暴露所述單元區(qū)域中的所述至少一個互連件；在所述掩模圖案上形成下電極層，以填充所述接觸孔，使得下電極層與所述互連件在所述接觸孔中接觸；通過部分地去除所述下電極層并去除所述掩模圖案來形成所述接觸孔中的電容器的下電極，使得所述下電極由所述支撐圖案支撐，所述支撐圖案具有與所述支撐層實質相同的厚度。

根據(jù)示例性實施例，提供一種制造半導體器件的方法。可以在襯底的整個表面上順序地形成不含硼的模層、支撐層和掩模圖案，所述襯底具有由核心區(qū)域限定的單元區(qū)域，并且至少一個下導電結構和與所述至少一個下導電結構接觸的至少一個互連件可以位于單元區(qū)域上。可以通過使用掩模圖案作為刻蝕掩模的刻蝕處理來部分地從所述襯底去除所述支撐層和所述模層，從而形成模制圖案和所述模制圖案上的支撐圖案，使得接觸孔可以穿過所述支撐圖案和所述模制圖案而形成，并且所述互連件可以通過所述單元區(qū)域中的接觸孔而暴露。然后，可以通過自由基干洗處理從所述支撐圖案上去除所述掩模圖案，而不會對支撐圖案造成任何實質損壞，可以在所述支撐圖案上形成下電極層達到填充接觸孔的厚度。在不會對支撐圖案造成任何實質損壞的情況下，通過部分地去除所述下電極層，形成與所述接觸孔中的互連件接觸的電容器的下電極。

根據(jù)示例性實施例，提供一種半導體器件，包括：襯底、位于所述襯底上的存儲器單元結構、連接到所述存儲器單元結構的互連件、以及連接到互連件并選擇性地存儲電荷的電荷存儲結構。在這種情況下，所述電荷存儲結構可以包括：下電極，其連接到所述互連件并由至少一個支撐件支撐，所述下電極從所述支撐件突出；電介質層，其位于所述下電極的上表面和側表面上以及所述支撐件的上表面上；以及上電極，其位于所述電介質層上。

附圖說明

通過參照附圖詳細描述示例性實施例，特征對于本領域普通技術人員將變得顯而易見，其中：

圖1A至1J示出了根據(jù)實施例的形成用于半導體器件的電容器的方法中的各階段的截面圖；

圖2A至圖2C示出了根據(jù)實施例的形成電容器的改進方法中的各階段的截面圖；

圖3A至圖3D示出了根據(jù)實施例的形成電容器的另一種改進方法中的各階段的截面圖；

圖4A至圖4F示出了根據(jù)實施例的形成電容器的又一改進方法中的各階段的截面圖；