[發明專利]電鍍方法

有效

• 申請號: 201811534173.6
• 申請日: 2018-12-14
• 公開（公告）號: CN111326477B
• 公開（公告）日: 2022-12-09
• 發明（設計）人: 石虎;李海江;敖薩仁;李林超;史凱磊
• 申請（專利權）人: 中芯集成電路（寧波）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/288;C25D5/02;C25D5/10;C25D7/12
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供一種電鍍方法，先修剪器件晶圓的邊緣以暴露出載體的邊緣區，然后覆蓋電鍍種子層于器件晶圓和載體的邊緣區上，并進一步形成具有器件晶圓所需的電鍍圖形的圖形化掩膜層，由此可以將電鍍治具的電極放置在所述載體的邊緣區上的電鍍種子層上，并將電鍍治具的密封環放置到器件晶圓的上表面邊緣、斜坡或所述載體的邊緣區上的圖形化掩膜層上，進而可以避免電鍍治具全部放置在器件晶圓上表面邊緣上時占用過多面積的問題，有效提高了器件晶圓的有效芯片利用率，同時也避免了電極放置在器件晶圓的上表面邊緣時損壞器件晶圓上表面邊緣的有效芯片的問題。

技術領域

本發明涉及集成電路制造技術領域，尤其涉及一種電鍍方法。

背景技術

隨著超大規模集成電路的發展趨勢，集成電路特征尺寸持續減小，人們對集成電路的封裝技術的要求相應也不斷提高。現有的封裝技術包括系統級芯片(System on Chip，SOC)技術、系統級封裝(Systemin Package，SiP)技術和晶圓級封裝(Wafer LevelPackage，WLP)技術等。

SOC是將微處理器(MCU)、數字信號處理器(DSP)、圖像處理器、存儲器、邏輯推理器、射頻電路和接口電路等各種電路集成在一個單一的芯片上，以實現各種所需功能。SIP是將多個具有不同功能的有源元件、無源元件、微機電系統(MEMS)、光學元件等組合到一個單元中，形成一個可提供多種功能的系統或子系統，允許異質IC集成。相比于SOC而言，SIP集成相對簡單，設計周期和面市周期更短，成本較低，可以實現更復雜的系統。

WLP也稱為晶圓級系統封裝(Wafer Level Package System in Package，WLPSIP)，其是在晶圓上完成封裝制程。與傳統的SIP相比，WLP具有減小封裝結構的面積、降低制造成本、優化電性能、批次制造等優勢，可明顯的降低工作量與設備的需求。但是，目前的晶圓級封裝，會損壞晶圓上的有效芯片，降低晶圓的利用率。

發明內容

本發明的目的在于提供一種電鍍方法，能夠避免電鍍工藝對器件晶圓上的有效芯片造成損壞，以有效提高封裝階段等器件加工過程中的有效芯片利用率。

為了實現上述目的，本發明提供一種電鍍方法，包括以下步驟：

提供載體，所述載體上具有器件晶圓；

修剪所述器件晶圓的邊緣，以使所述載體的邊緣區被所述器件晶圓暴露出來而處于最外緣；

覆蓋電鍍種子層于所述器件晶圓以及所述載體上；

形成圖形化掩膜層于所述電鍍種子層上，所述圖形化掩膜層定義出電鍍圖形；以及，

將電鍍治具中的電極施加到所述載體的邊緣區上的所述電鍍種子層上，在所述圖形化掩膜層的掩膜下對所述器件晶圓進行電鍍，以形成所述電鍍圖形。

可選地，所述器件晶圓和所述載體之間還設置有覆蓋所述器件晶圓的塑封層；在覆蓋所述電鍍種子層之前，還修剪所述塑封層的邊緣，以使所述載體的邊緣區被所述器件晶圓和所述塑封層暴露出來而處于最外緣。

可選地，在覆蓋所述電鍍種子層時，所述電鍍種子層還覆蓋在所述塑封層上。

可選地，采用V形刀片切割的方式或采用激光傾斜切割的方式或采用刻蝕的方式，修剪所述器件晶圓的邊緣。

可選地，修剪所述器件晶圓的邊緣后，所述器件晶圓的邊緣側壁呈斜坡，所述斜坡面向所述器件晶圓中心的一面與所述器件晶圓覆蓋的所述載體的表面之間的夾角為30度～85度。

可選地，所述電鍍治具還包括密封環；在進行所述電鍍前，還將所述密封環施加到所述器件晶圓的上表面邊緣上的所述圖形化掩膜層上，或者，施加到所述斜坡上的所述圖形化掩膜層上，或者，施加到所述載體的邊緣區上的所述圖形化掩膜層上。