[發(fā)明專利]一種壓接型IGBT器件的芯片互補均流封裝方法及裝置有效
| 申請?zhí)枺?/td> | 201811526530.4 | 申請日： | 2018-12-13 |
| 公開（公告）號： | CN109783861B | 公開（公告）日： | 2023-02-10 |
| 發(fā)明（設(shè)計）人： | 陳中圓;張語;張西子;陳艷芳;李翠 | 申請（專利權(quán)）人： | 全球能源互聯(lián)網(wǎng)研究院有限公司 |
| 主分類號： | G06F30/39 | 分類號： | G06F30/39;H01L21/56;G06F113/18 |
| 代理公司： | 北京三聚陽光知識產(chǎn)權(quán)代理有限公司 11250 | 代理人： | 吳黎 |
| 地址： | 102209 北京*** | 國省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 壓接型 igbt 器件 芯片 互補 封裝 方法 裝置 | ||
本發(fā)明實施例提供了一種壓接型IGBT器件的芯片互補均流封裝方法及裝置，該壓接型IGBT器件的芯片互補均流封裝方法包括：測試各待選芯片的閾值電壓；將各待選芯片按照閾值電壓的大小進行排序，得到芯片序列組；根據(jù)預(yù)設(shè)數(shù)量要求及預(yù)設(shè)篩選條件，從芯片序列組中按照排序依次選取待選芯片，得到多個待封裝芯片組；根據(jù)各待封裝芯片組中的各待選芯片的通態(tài)電阻對各待封裝芯片組進行封裝。通過實施本發(fā)明，通過對閾值電壓的篩選并考慮通態(tài)電阻的影響，減小了各個芯片中電流的差異，使得封裝于壓接型IGBT器件的各個芯片之間實現(xiàn)了互補均流，進而提高了壓接型IGBT器件的使用壽命。
技術(shù)領(lǐng)域
本發(fā)明涉及功率半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種壓接型IGBT器件的芯片互補均流封裝方法及裝置。
背景技術(shù)
在大功率電力電子應(yīng)用場合，壓接型器件以期多芯片并聯(lián)、失效短路，易于串聯(lián)等優(yōu)點得到廣泛應(yīng)用。壓接式IGBT器件在開通時，器件內(nèi)部每個芯片流過的電流由于芯片參數(shù)的差異，導(dǎo)致各自的電流并不相同。這必然導(dǎo)致長期工作情況下，不同的芯片通過電流長期存在差異，進而影響壓接式IGBT器件的使用壽命。在現(xiàn)有技術(shù)中還沒有簡潔有效的方式可以解決各個芯片之間電流不相同的問題。
發(fā)明內(nèi)容
本發(fā)明實施例提供了一種壓接型IGBT器件的芯片互補均流封裝方法及裝置，以克服現(xiàn)有技術(shù)中的壓接式IGBT器件在開通時，器件內(nèi)部每個芯片流過的電流由于芯片參數(shù)的差異，導(dǎo)致各自的電流并不相同，影響器件使用壽命的問題。
根據(jù)第一方面，本發(fā)明實施例提供了一種壓接型IGBT器件的芯片互補均流封裝方法，包括：測試各待選芯片的閾值電壓；將所述各待選芯片按照所述閾值電壓的大小進行排序，得到芯片序列組；根據(jù)預(yù)設(shè)數(shù)量要求及預(yù)設(shè)篩選條件，從所述芯片序列組中按照排序依次選取所述待選芯片，得到多個待封裝芯片組；根據(jù)各所述待封裝芯片組中的各所述待選芯片的通態(tài)電阻對各所述待封裝芯片組進行封裝。
結(jié)合第一方面，在第一方面的第一實施方式中，所述根據(jù)預(yù)設(shè)數(shù)量要求及預(yù)設(shè)篩選條件，從所述芯片序列組中按照排序依次選取所述待選芯片，得到多個待封裝芯片組，包括：
步驟S31：從所述芯片序列組中按照排序依次選取預(yù)設(shè)數(shù)量要求的多個所述待選芯片，得到備選組；
步驟S32：計算所述備選組中各所述待選芯片的各所述閾值電壓的最大偏差；
步驟S33：判斷所述最大偏差是否滿足預(yù)設(shè)偏差范圍；
步驟S34：當各所述最大偏差滿足預(yù)設(shè)偏差范圍時，將所述備選組確定為所述待封裝芯片組；
重復(fù)執(zhí)行所述步驟S31至所述步驟S34，確定多組所述待封裝芯片組，直至所述芯片序列組中芯片的數(shù)量小于所述預(yù)設(shè)數(shù)量要求。
結(jié)合第一方面的第一實施方式，在第一方面的第二實施方式中，所述根據(jù)預(yù)設(shè)數(shù)量要求及預(yù)設(shè)篩選條件，從所述芯片序列組中按照排序依次選取所述待選芯片，得到多個待封裝芯片組，還包括：
步驟S35：當各所述最大偏差不滿足預(yù)設(shè)偏差范圍時，從所述備選組中剔除序號最小的所述待選芯片；
步驟S36：從所述芯片序列組中按照排序選取下一序號的所述待選芯片，并將所述待選芯片補入所述備選組，返回所述步驟S32。
結(jié)合第一方面的第一實施方式，在第一方面的第三實施方式中，，通過以下公式計算所述最大偏差：
其中，β表示最大偏差，Vth,max表示所述閾值電壓的最大值，Vth,min表示所述閾值電壓的最小值，N表示芯片數(shù)量。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于全球能源互聯(lián)網(wǎng)研究院有限公司，未經(jīng)全球能源互聯(lián)網(wǎng)研究院有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811526530.4/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
