[發明專利]多層陶瓷電子組件

有效

• 申請號: 201811524432.7
• 申請日: 2018-12-13
• 公開（公告）號: CN110880421B
• 公開（公告）日: 2023-06-23
• 發明（設計）人: 樸景一;裵范哲
• 申請（專利權）人: 三星電機株式會社
• 主分類號: H01G4/30
• 分類號: H01G4/30;H01G4/232;H01G4/12
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 祝玉媛;孫麗妍

本發明提供一種多層陶瓷電子組件。所述多層陶瓷電子組件包括：陶瓷主體，包括介電層以及被堆疊為交替地暴露于所述陶瓷主體的一個側表面和另一側表面的第一內電極和第二內電極，且所述介電層設置在所述第一內電極和所述第二內電極之間；第一外電極和第二外電極，設置在所述陶瓷主體的外表面上，以分別連接到所述第一內電極和所述第二內電極，其中，所述第一外電極包括具有大于等于89％且小于等于93％的鎳細度的第一鎳鍍層，所述第二外電極包括具有大于等于89％且小于等于93％的鎳細度的第二鎳鍍層。

本申請要求于2018年9月5日在韓國知識產權局提交的第10-2018-0105914號韓國專利申請的優先權的權益，所述韓國專利申請的公開內容通過引用被全部包含于此。

技術領域

本公開涉及一種多層陶瓷電子組件。

背景技術

由于多層陶瓷電子組件具有小尺寸、實現高容量并且可易于安裝，因此多層陶瓷電子組件已廣泛地用作計算機、個人數字助理(PDA)、蜂窩電話等的信息技術(IT)組件，并且由于多層陶瓷電子組件具有高可靠性和高耐久性特點，因此多層陶瓷電子組件已經廣泛地用作電氣組件。

被包括在多層陶瓷電子組件中的外電極是暴露于多層陶瓷電子組件的外部的電極，因此外電極對多層陶瓷電子組件的可靠性和耐久性具有顯著影響。

發明內容

本公開的一方面可提供一種多層陶瓷電子組件，所述多層陶瓷電子組件可通過優化外電極中包括的鎳鍍層的鎳細度而具有改善的外電極可靠性和改善的安裝可靠性。

根據本公開的一方面，一種多層陶瓷電子組件可包括：陶瓷主體，包括介電層以及被堆疊為交替地暴露于所述陶瓷主體的一個側表面和另一側表面的第一內電極和第二內電極，且所述介電層設置在所述第一內電極和所述第二內電極之間；第一外電極和第二外電極，設置在所述陶瓷主體的外表面上，以分別連接到所述第一內電極和所述第二內電極，其中，所述第一外電極可包括具有大于等于89％且小于等于93％的鎳細度的第一鎳鍍層，所述第二外電極可包括具有大于等于89％且小于等于93％的鎳細度的第二鎳鍍層。

附圖說明

通過下面結合附圖進行的詳細描述，本公開的以上和其它方面、特征和優點將被更加清楚地理解，在附圖中：

圖1是示出根據本公開的示例性實施例的多層陶瓷電子組件的透視圖；

圖2是沿著圖1的線A-A'截取的截面圖；

圖3是圖2的區域S的放大圖；

圖4是示出根據本公開的示例性實施例的多層陶瓷電子組件的安裝形式的透視圖；

圖5A是示出具有99％的鎳細度(fineness)的鎳鍍層的SEM圖；

圖5B是示出具有95％的鎳細度的鎳鍍層的SEM圖；

圖5C是示出具有92％的鎳細度的鎳鍍層的SEM圖；

圖5D是示出具有81％的鎳細度的鎳鍍層的SEM圖；

圖5E是示出具有99％的鎳細度的鎳鍍層膨脹(swell?up)的形式的SEM圖；

圖5F是示出具有92％的鎳細度的鎳鍍層不膨脹的形式的SEM圖；

圖5G是示出具有95％的鎳細度的鎳鍍層處于良好的安裝狀態下的情況的SEM圖；以及

圖5H是示出具有81％的鎳細度的鎳鍍層處于差的安裝狀態下的情況的SEM圖。

具體實施方式

在下文中，現將參照附圖詳細地描述本公開的示例性實施例。

圖1是示出根據本公開的示例性實施例的多層陶瓷電子組件的透視圖，