[發(fā)明專利]一種3D NAND存儲器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201811524008.2
• 申請日: 2017-03-08
• 公開（公告）號: CN109935593B
• 公開（公告）日: 2021-09-28
• 發(fā)明（設(shè)計）人: 呂震宇;宋立東;李勇娜;潘鋒;楊偉毅;施文廣
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: H01L27/11529
• 分類號: H01L27/11529;H01L27/11556;H01L27/11573;H01L27/11582
• 代理公司: 上海盈盛知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31294
• 代理人: 董琳

本發(fā)明提供了一種3D NAND存儲器件及其制造方法，通過在半導(dǎo)體阻擋層與柵線縫隙的一端形成第一連接件的同時，對所述堆疊層的階梯結(jié)構(gòu)上也形成第一連接件，并在絕緣環(huán)內(nèi)的堆疊層中形成貫通接觸孔的同時在所述堆疊層的階梯結(jié)構(gòu)上形成第二連接件，然后第一連接件以及第二連接件同時打孔，使得所述第一金屬層中的多個所述第一金屬分別通過所述過孔與所述第一連接件以及第二連接件電連接?？梢?，本方案提供的3D NAND存儲器件的制作工藝一次成形，簡化了后端金屬連線工藝的復(fù)雜度，并無需額外占用外圍電路引線，縮小了3D NAND存儲器件的尺寸。

本案是基于申請?zhí)枮?01710134788.9的分案申請

技術(shù)領(lǐng)域

本發(fā)明涉及閃存存儲器領(lǐng)域，更具體地說，涉及一種3D NAND存儲器件及其制造方法。

背景技術(shù)

NAND閃存是一種比硬盤驅(qū)動器更好的存儲設(shè)備，隨著人們追求功耗低、質(zhì)量輕和性能佳的非易失存儲產(chǎn)品，在電子產(chǎn)品中得到了廣泛的應(yīng)用。目前，平面結(jié)構(gòu)的NAND閃存已近實(shí)際擴(kuò)展的極限，為了進(jìn)一步的提高存儲容量，降低每比特的存儲成本，提出了3D結(jié)構(gòu)的NAND存儲器。

在3D NAND存儲器結(jié)構(gòu)中，采用垂直堆疊多層數(shù)據(jù)存儲單元的方式，實(shí)現(xiàn)堆疊式的3DNAND存儲器結(jié)構(gòu)，然而，其他的電路例如解碼器(decoder)、頁緩沖(page buffer)和鎖存器(latch)等，這些外圍電路都是CMOS器件形成的，CMOS器件的工藝無法與3D NAND器件集成在一起，目前，是分別采用不同的工藝形成3D NAND存儲器陣列和外圍電路，再通過穿過3D NAND存儲器陣列的通孔將二者電連接在一起。3D NAND存儲器陣列中的堆疊主要采用OPOP結(jié)構(gòu)，即多晶硅(poly)和氧化物(oxide)依次層疊的結(jié)構(gòu)，隨著存儲容量需求的不斷提高，OPOP結(jié)構(gòu)堆疊的層數(shù)不斷增多，這對通孔的形成以及外圍電路與存儲單元的連接提出很大的挑戰(zhàn)。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供了一種3D NAND存儲器件及其制造方法，在存儲陣列內(nèi)設(shè)置貫通接觸孔，便于同CMOS芯片的連接，易于集成，并且同時制作CH、GLS、TAC以及臺階的連接結(jié)構(gòu)，簡化該存儲器件的制作工藝，并能縮小3D NAND存儲器件的尺寸。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種3D NAND存儲器件，包括：

基底；

所述基底上的堆疊層，所述堆疊層至少有一側(cè)為階梯結(jié)構(gòu)，所述堆疊層包括沿字線方向依次排布的第一區(qū)域、第二區(qū)域和第三區(qū)域；其中，

所述第二區(qū)域位于所述第一區(qū)域和第三區(qū)域之間，所述第二區(qū)域中形成有貫通的絕緣環(huán)，所述絕緣環(huán)內(nèi)的堆疊層為相互間隔堆疊的氧化物層和氮化物層，所述絕緣環(huán)內(nèi)的堆疊層中形成有貫通接觸孔；

所述絕緣環(huán)外的第二區(qū)域以及第一區(qū)域、第三區(qū)域的堆疊層為相互間隔堆疊的氧化物層和金屬層，所述第一區(qū)域和第三區(qū)域中形成有用于形成存儲器件的溝道孔，所述第一區(qū)域、所述絕緣環(huán)外的第二區(qū)域和所述第三區(qū)域中形成有用于劃分塊存儲區(qū)的柵線縫隙；

所述溝道孔的頂部形成阻擋層，所述阻擋層與所述柵線縫隙的一端以及所述堆疊層的階梯結(jié)構(gòu)上均形成第一連接件，多個所述第一連接件分別通過過孔與第一金屬相連，所述第一金屬作為所述存儲器件的位線。

優(yōu)選的，所述堆疊層還包括位于所述第一區(qū)域和第二區(qū)域之間的第四區(qū)域，以及位于所述第二區(qū)域和第三區(qū)域之間的第五區(qū)域，所述第四區(qū)域和第五區(qū)域的堆疊層為相互間隔堆疊的氧化物層和金屬層；

所述柵線縫隙沿字線方向延伸至所述絕緣環(huán)，且位于所述第一區(qū)域、所述第四區(qū)域、所述絕緣環(huán)外的第二區(qū)域、所述第五區(qū)域以及所述第三區(qū)域的堆疊層中。

優(yōu)選的，所述阻擋層為多晶硅、Ti、TiN或W。