[發明專利]K系列FPGA內部CLB模塊定位及通用性配置測試方法

有效

• 申請號: 201811518304.1
• 申請日: 2018-12-12
• 公開（公告）號: CN109655740B
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 王立恒;項宗杰;徐導進
• 申請（專利權）人: 上海精密計量測試研究所;上海航天信息研究所
• 主分類號: G01R31/3185
• 分類號: G01R31/3185
• 代理公司: 上海航天局專利中心 31107
• 代理人: 余岢

本發明提供K7系列FPGA內部CLB模塊定位及通用性配置測試方法，包括：定位FPGA內部所有CLB模塊的具體位置；對CLB模塊陣列進行左右對等分，每等分中同行CLB模塊并行，同列CLB模塊串行進行配置，實現CLB資源的全覆蓋；對配置的CLB模塊陣列進行內建自測試，通過實際輸出的數據與預期數據的比較，判斷CLB模塊陣列是否存在缺陷，若某個CLB模塊出現問題，根據輸出信號與時鐘的對應關系，定位CLB模塊出錯的具體位置。本發明提供的K7系列FPGA內部CLB模塊定位及通用性配置測試方法，實現了所有CLB模塊的定位，不用計算“空洞”陣列具體位置，優化了配置程序，實現了最優化的配置次數，配置程序具有通用性，減少了程序重復編寫的時間。

技術領域

本發明涉及FPGA測試技術領域，特別涉及K7系列FPGA內部CLB模塊 定位及通用性配置測試方法。

背景技術

Kintex-7系列FPGA是Xilinx公司研制的高端FPGA產品，廣泛應用于 3G/4G無線、平板顯示、Video、航空航天系統等，FPGA主要由可編程邏輯單 元(CLB)、輸入輸出單元(IOB)、可編程互連線(PI)等組成，FPGA中90％ 的邏輯資源功能都是由CLB模塊實現，因此CLB模塊測試在FPGA測試中占 用重要地位。然而K7系列FPGA的CLB模塊陣列與Xilinx公司前期Virtex4、 Virtex5系列FPGA不同，其分布排列不對稱，具有“空洞”，需要對CLB模塊陣列進行精準定位。

針對“空洞”CLB陣列，傳統的配置程序有兩種方法，采用全部串聯架構或者 采用跳過“空洞”陣列的并行+串行架構設計。由于CLB模塊數量多達數萬個，CLB 模塊采用全部串聯架構，綜合、布局布線時間及測試時間會較長。采用跳過“空 洞”陣列的并行+串行架構，需要計算多個“空洞”陣列的具體位置，需將程序劃分 為若干情況進行分類判斷，且導致實際輸出數據無法同步比較，使程序更加復 雜，增大了程序的編寫難度，此外每款FPGA空洞位置不一致，配置程序不具 備通用性，配置程序可移植性較差。

如何實現CLB模塊的精準定位、簡化配置程序設計，使程序簡便且具有通 用性，實現最優化配置，減少測試時間、提高測試效率，是Kintex-7系列FPGA CLB模塊測試面臨的挑戰。

發明內容

本發明的目的在于提供K7系列FPGA內部CLB模塊定位及通用性配置測 試方法，以解決CLB陣列存在“空洞”難以定位及配置程序設計復雜，配置程序 可移植性較差的問題。

為了解決上述技術問題，本發明的技術方案是：提供一種K7系列FPGA內 部CLB模塊定位及通用性配置測試方法，包括：定位FPGA內部所有CLB模 塊的具體位置；對CLB模塊陣列進行左右對等分，每等分中同行CLB模塊并行， 同列CLB模塊串行進行配置，實現CLB資源的全覆蓋；對配置的CLB模塊陣 列進行內建自測試，通過實際輸出的數據與預期數據的比較，判斷CLB模塊陣 列是否存在缺陷，若某個CLB模塊出現問題，根據輸出信號與時鐘的對應關系， 定位CLB模塊出錯的具體位置。

進一步地，找到空洞的具體位置，采取空洞陣列地址取反設計。

本發明提供的K7系列FPGA內部CLB模塊定位及通用性配置測試方法， 針對具有“空洞”的CLB模塊陣列進行設計而來，定位FPGA內部所有CLB模塊 的具體位置，配置程序采用等分配置，使配置程序具有通用性。與現有技術相 比，CLB模塊陣列定位跳過了“空洞”陣列，實現了所有CLB模塊的定位，配置 程序不用計算“空洞”陣列具體位置，采用左右對等分配置，實現了最優化的配置 次數，配置程序具有通用性，減少了程序重復編寫的時間。

附圖說明

下面結合附圖對發明作進一步說明：

圖1為本發明實施例提供K7系列FPGA內部CLB模塊定位及通用性配置 測試方法的步驟流程圖；

圖2為本發明實施例一提供的CLB模塊定位程序流程示意圖；