[發明專利]SRAM的6T存儲單元結構

有效

• 申請號: 201811515717.4
• 申請日: 2018-12-12
• 公開（公告）號: CN109494223B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 周曉君
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L27/02
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種SRAM的6T存儲單元結構，其特征在于：由第一選擇管、第二選擇管、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管這6個晶體管連接成6T存儲單元結構，所述第一PMOS管和所述第二PMOS管作為兩個上拉管，所述第一NMOS管和所述第二NMOS管作為兩個下拉管；

所述第一選擇管形成在第一有源區中，所述第二選擇管形成在第二有源區中；

所述第一PMOS管和所述第二PMOS管形成在第三有源區中；

所述第一NMOS管和所述第二NMOS管形成在第四有源區中；

所述第一有源區和所述第二有源區都具有第一寬度，以所述第一寬度確定所述第一選擇管和所述第二選擇管的溝道區的寬度；

所述第三有源區具有第二寬度，以所述第二寬度確定所述第一PMOS管和所述第二PMOS管的溝道區的寬度；

所述第四有源區具有第三寬度，以所述第三寬度確定所述第一NMOS管和所述第二NMOS管的溝道區的寬度；

所述第三寬度大于所述第一寬度，所述第一寬度大于所述第二寬度，所述第一寬度、所述第二寬度和所述第三寬度的設置用以優化所述6T存儲單元結構的讀窗口和寫窗口；

所述第一有源區、所述第二有源區和所述第三有源區都分別采用相同的寬度的設置，能防止在同一有源區的寬度不同時所采用的有源區產生寬度漸變并防止由有源區的寬度漸變使6個晶體管中的相應的晶體管的溝道區的有效寬度和有效長度產生變化，從而提高所述6T存儲單元結構內的器件匹配；

在版圖結構上，所述第一有源區和所述第二有源區排列在同一行上，所述第三有源區呈和所述第一有源區平行的條形結構，所述第四有源區呈和所述第三有源區平行的條形結構；

所述第三有源區的條形結構位于所述第一有源區的行和所述第四有源區的條形結構之間。

2.如權利要求1所述的SRAM的6T存儲單元結構，其特征在于：所述第一選擇管為NMOS管，所述 第二選擇管為NMOS管。

3.如權利要求2所述的SRAM的6T存儲單元結構，其特征在于：所述6T存儲單元結構的6個晶體管的連接方式為：

所述第一選擇管的柵極和所述第二選擇管的柵極都連接到同一根 字線；所述第一選擇管的源區連接第一位線，所述第二選擇管的源區連接第二位線，所述第二位線和所述第一位線組成一對互為反相的位線結構；

所述第一PMOS管的源區和所述第二PMOS管的源區都連接到電源電壓；

所述第一PMOS管的漏區、所述第一NMOS管的漏區、所述第一選擇管的漏區、所述第二PMOS管的柵極、所述第二NMOS管的柵極都連接到第一節點；

所述第二PMOS管的漏區、所述第二NMOS管的漏區、所述第二選擇管的漏區、所述第一PMOS管的柵極、所述第一NMOS管的柵極都連接到第二節點；

所述第一NMOS管的源區和所述第二NMOS管的源區都接地。

4.如權利要求3所述的SRAM的6T存儲單元結構，其特征在于：所述第一NMOS管由2個以上的NMOS子管并聯而成，通過多個NMOS子管并聯來提高所述第一NMOS管的下拉電流，從而增加器件的讀取擾動窗口。

5.如權利要求4所述的SRAM的6T存儲單元結構，其特征在于：所述第二NMOS管由2個以上的NMOS子管并聯而成，通過多個NMOS子管并聯來提高所述第二NMOS管的下拉電流，從而增加器件的讀取擾動窗口。

6.如權利要求5所述的SRAM的6T存儲單元結構，其特征在于：6個晶體管的柵極結構都采用多晶硅柵。