[發明專利]半導體器件和包括半導體器件的半導體系統

有效

• 申請號: 201811510378.0
• 申請日: 2018-12-11
• 公開（公告）號: CN110875066B
• 公開（公告）日: 2023-09-15
• 發明（設計）人: 林尤莉;金顯承;尹相植
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;郭放

1.一種半導體器件，包括：

數據檢測電路，其被配置為對數據中包括的比特位之中具有預定邏輯電平的比特位的數量進行檢測，以生成檢測信號；

選擇/傳輸電路，其被配置為基于選擇/傳輸信號將所述檢測信號或控制數據信號輸出為預掩蔽信號；以及

掩蔽信號生成電路，其被配置為基于管道輸入控制信號將所述預掩蔽信號鎖存，以及被配置為基于管道輸出控制信號將所述預掩蔽信號的已鎖存信號輸出為掩蔽信號，所述掩蔽信號用于控制數據掩蔽操作，其中，所述數據檢測電路將所述數據中包括的比特位劃分成至少兩個組并生成所述檢測信號，其中，當包括至少一個具有所述預定邏輯電平的比特位的組的數量為零個或一個時，所述檢測信號被使能。

2.一種半導體器件，包括：

數據檢測電路，其被配置為對數據中包括的比特位之中具有預定邏輯電平的比特位的數量進行檢測，以生成檢測信號；

選擇/傳輸電路，其被配置為基于選擇/傳輸信號將所述檢測信號或控制數據信號輸出為預掩蔽信號；以及

掩蔽信號生成電路，其被配置為基于管道輸入控制信號將所述預掩蔽信號鎖存，以及被配置為基于管道輸出控制信號將所述預掩蔽信號的已鎖存信號輸出為掩蔽信號，所述掩蔽信號用于控制數據掩蔽操作，

其中，所述數據檢測電路將所述數據中包括的比特位劃分成第一組和第二組，以及

其中，所述數據檢測電路包括：

第一鑒別電路，其被配置為當所述數據的第一組中包括的比特位之中具有所述預定邏輯電平的比特位的數量是至少兩個時生成第一上標志，以及被配置為當所述數據的第一組中包括的比特位之中具有所述預定邏輯電平的比特位的數量是至少一個時生成第一下標志；以及

第二鑒別電路，其被配置為當所述數據的第二組中包括的比特位之中具有所述預定邏輯電平的比特位的數量是至少兩個時生成第二上標志，以及被配置為當所述數據的第二組中包括的比特位之中具有所述預定邏輯電平的比特位的數量是至少一個時生成第二下標志。

3.如權利要求2所述的半導體器件，其中，所述數據檢測電路還包括被配置為生成零標志的零標志生成電路，其中當所述第一上標志或所述第二上標志被使能時所述零標志被使能，以及其中當所述第一下標志和所述第二下標志二者被使能時所述零標志被使能。

4.如權利要求3所述的半導體器件，其中，所述數據檢測電路還包括：

合成標志生成電路，其被配置為基于所述控制數據信號和所述零標志來生成合成標志；以及

檢測信號生成電路，其被配置為與為寫入操作而創建的寫入脈沖同步，被配置為將所述合成標志鎖存，以及被配置為將已鎖存的合成標志輸出為所述檢測信號。

5.如權利要求1所述的半導體器件，其中，所述選擇/傳輸信號通過模式寄存器設置操作而被儲存在所述半導體器件的模式寄存器中。

6.如權利要求1所述的半導體器件，其中，所述選擇/傳輸電路被配置為當所述選擇/傳輸信號具有第一邏輯電平時將所述檢測信號輸出為所述預掩蔽信號，以及被配置為當所述選擇/傳輸信號具有第二邏輯電平時將所述控制數據信號輸出為所述預掩蔽信號。

7.如權利要求1所述的半導體器件，還包括中繼器，所述中繼器被配置為基于所述掩蔽信號將鎖存數據放大以生成經放大的數據，其中所述數據被儲存在單元陣列電路中。

8.如權利要求1所述的半導體器件，還包括數據輸入電路，所述數據輸入電路被配置為基于所述控制數據信號來接收所述數據以生成內部數據。

9.如權利要求8所述的半導體器件，其中，所述數據輸入電路還被配置為當所述控制數據信號具有第一邏輯電平時將所述數據反相緩沖以將所述數據的反相緩沖數據輸出為所述內部數據，以及還被配置為當所述控制數據信號具有第二邏輯電平時將所述數據緩沖以將所述數據的緩沖數據輸出為所述內部數據。