[發明專利]集成電路封裝元件及其載板

在審

• 申請號: 201811507440.0
• 申請日: 2018-12-11
• 公開（公告）號: CN111312692A
• 公開（公告）日: 2020-06-19
• 發明（設計）人: 楊昇帆;林元鴻;孫宇程;萬斯愛
• 申請（專利權）人: 創意電子股份有限公司;臺灣積體電路制造股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/528;H01L23/498
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

一種集成電路封裝元件及其載板。集成電路封裝元件包含一晶片元件與一封裝模塊。晶片元件包含二驅動單元。封裝模塊連接晶片元件，包含二電源布線網絡與一接地屏蔽結構。電源布線網絡分別電連接驅動單元。接地屏蔽結構介于此二電源布線網絡之間，用以阻隔此二電源布線網絡彼此所產生的電源雜訊耦合。如此，通過以上架構，此二電源布線網絡之間所產生的電源雜訊耦合得以被降低，進而降低晶片元件輸出端的信號抖動發生，以及提高晶片元件的雜訊隔離度以及信號完整度。

技術領域

本發明有關于一種集成電路封裝元件，尤指一種具有屏蔽接地的集成電路封裝元件及其載板。

背景技術

現行的覆晶技術因具有縮小晶片封裝面積及縮短信號傳輸路徑等優點，目前已經廣泛應用于晶片封裝領域。一般而言，完成后的晶片(die)會配置于載板上，并且透過集成電路封裝方式以制成一半導體封裝元件。當半導體封裝元件安裝于一電路板之后，晶片得以透過電路板對外交換信號。

然而，由于半導體封裝元件的尺寸設計皆具有朝向高密度趨勢發展，半導體封裝元件內的電源分布網絡(power distribution network，PDN)彼此之間的配置相當緊密，故，時常導致電源雜訊耦合的串擾(crosstalk)現象發生，從而引起信號抖動(jitter)，進而降低半導體晶片的信號完整度(signal integrity)。

發明內容

本發明的一實施例提供了一種集成電路封裝元件。集成電路封裝元件包含一晶片元件與一封裝模塊。晶片元件包含一第一驅動單元與一第二驅動單元。第一驅動單元連接第二驅動單元。封裝模塊連接晶片元件，且封裝模塊包含一第一電源布線網絡、一第二電源布線網絡、一接地屏蔽結構與一接地區。第一電源布線網絡電連接第一驅動單元，用以傳遞供電至第一驅動單元。第二電源布線網絡電連接第二驅動單元，用以傳遞供電至第二驅動單元。接地屏蔽結構完全地介于第一電源布線網絡與第二電源布線網絡之間，用以阻隔第一電源布線網絡與第二電源布線網絡彼此所產生的電源雜訊耦合。接地區連接第一電源布線網絡、第二電源布線網絡與接地屏蔽結構。

依據本發明一或多個實施例，在上述的集成電路封裝元件中，封裝模塊還包含一載板、多個第一接點及多個第二接點。這些第一接點分布于載板的一面。這些第二接點分布于載板的另面。第一電源布線網絡、第二電源布線網絡與接地屏蔽結構分別位于載板內，且皆連接這些第一接點與第二接點，且第一電源布線網絡與第二電源布線網絡分別透過這些第一接點連接第一驅動單元與第二驅動單元。

依據本發明一或多個實施例，在上述的集成電路封裝元件中，載板包含多個層體。這些層體彼此層疊。第一電源布線網絡包含至少一第一貫穿導接部。第二電源布線網絡包含至少一第二貫穿導接部，且接地屏蔽結構包含至少一第三貫穿導接部。第一貫穿導接部、第二貫穿導接部以及第三貫穿導接部皆位于同一層體內，且第三貫穿導接部位于第一貫穿導接部與第二貫穿導接部之間。

依據本發明一或多個實施例，在上述的集成電路封裝元件中，第一電源布線網絡與第二電源布線網絡彼此電性隔離。

依據本發明一或多個實施例，在上述的集成電路封裝元件中，第一電源布線網絡與第二電源布線網絡皆為射頻信號布線結構。

依據本發明一或多個實施例，在上述的集成電路封裝元件中，晶片元件具有一串行器-解串行器。第一驅動單元為串行器-解串行器的一前置驅動單元。第二驅動單元為串行器-解串行器的一后置驅動單元。第一電源布線網絡與第二電源布線網絡位于串行器-解串行器所對應的同一電路區塊內。

依據本發明一或多個實施例，在上述的集成電路封裝元件中，集成電路封裝元件為一球柵陣列封裝元件。