[發明專利]一種HD-SDI/3G-SDI收發及實時畫中畫切換輸出處理方法

有效

• 申請號: 201811504233.X
• 申請日: 2018-12-10
• 公開（公告）號: CN109587421B
• 公開（公告）日: 2021-03-12
• 發明（設計）人: 顧先軍;胡彥多
• 申請（專利權）人: 南京威翔科技有限公司
• 主分類號: H04N5/45
• 分類號: H04N5/45;H04N5/46;H04N5/765;H04N5/907;H04N5/91
• 代理公司: 上海精晟知識產權代理有限公司 31253
• 代理人: 馮子玲

本發明公開了一種HD?SDI/3G?SDI收發及實時畫中畫切換輸出處理方法，屬于視頻處理技術領域，包括建立視頻采集裝置、視頻處理裝置和顯示屏，視頻采集裝置包括HD?SDI接口的720P50攝像頭和3G?SDI接口的1080P50攝像頭，視頻處理單元包括FPGA控制器及其外圍電路，顯示器連接FPGA處理器，HD?SDI接口的720P50攝像頭和3G?SDI接口的1080P50攝像頭分別通過HD?SDI接口和3G?SDI接口與FPGA控制器通信，解決了3G?SDI標準和HD?SDI標準兩種不同分辨率的畫中畫快速切換的技術問題，本發明集成度很高，省去了外加SDI收發芯片。

技術領域

本發明屬于視頻處理技術領域，特別涉及一種HD-SDI/3G-SDI收發及實時畫中畫切換輸出處理方法。

背景技術

由于視頻流是直接接收來自攝像頭采集的，無壓縮的高速串行數字接口(SDI),其中可見光(白光)SDI標準為SMPTE 274M,紅外為SMPTE 296M；二者的串行速率分別達到了2.97Gbit/s和1.485Gbit/s的高速率，對接收端的硬件要求較高。較為普遍的處理方法就是采用專用芯片做串行接收和處理，但這樣增加了PCB的布線面積，解析出來的一路并行視頻流數據YUV(4:2:2)和行場同步信號，需19個IO才能給后端處理，這樣就浪費了后端處理芯片的IO資源。

對3G-SDI標準和HD-SDI標準兩種不同分辨率的SDI流做實時收發和切換，像素速率分別148.5MHz和74.25MHz，SDI切換輸出時需要在兩種不同速率下工作，切換過程中必然會導致顯示端重啟，這個過程如果軟件處理，切換時長會很大，不能滿足實時性的要求。

對于多路實時畫中畫的處理，由于強調了畫中畫切換的實時性，所以就不能通過軟件的方式進行處理，如采用ARM單片機，這樣雖說可滿足功能上的要求，但加大了視頻輸出的延時，實時性的指標也就很難達到。

發明內容

本發明的目的是提供一種HD-SDI/3G-SDI收發及實時畫中畫切換輸出處理方法，解決了HD-SDI/3G-SDI兩種標準下的任意分辨率的畫中畫快速切換的技術問題。

為實現上述目的，本發明采用以下技術方案：

一種HD-SDI/3G-SDI收發及實時畫中畫切換輸出處理方法，包括如下步驟：

步驟1：建立視頻采集裝置、視頻處理裝置和顯示屏，視頻采集裝置包括HD-SDI接口的720P50攝像頭和3G-SDI接口的1080P50攝像頭，視頻處理單元包括FPGA控制器及其外圍電路，顯示器連接FPGA處理器，HD-SDI接口的720P50攝像頭和3G-SDI接口的1080P50攝像頭分別通過HD-SDI接口和3G-SDI接口與FPGA控制器通信；

步驟2：在FPGA控制器中建立兩個行數據寫緩存存儲器Hsync_FIFO_WR_Buffer、圖像中心視場緩存模塊PIP_Frame_Ctrl、FPGA仲裁控制模塊Arbitration、存儲器DDR3_Wrapper、流處理模塊VIP_Ctrl和輸出模塊SDI_TX；

流處理模塊VIP_Ctrl包括行數據讀緩存Hsync_FIFO_RD_Buffer、時序控制器Test_Patten_Generate和視頻格式轉換器FVH_Gen；

步驟3：頻采集裝置將采集到的720P視頻流數據和1080P視頻流數據分別通過HD-SDI接口和3G-SDI接口收入到FPGA控制器中；

步驟4：FPGA控制器中的兩個行數據寫緩存存儲器Hsync_FIFO_WR_Buffer一個存儲720P視頻流數據、另一個存儲1080P視頻流數據；