[發明專利]一種PWM生成電路、處理電路及芯片

在審

• 申請號: 201811501937.1
• 申請日: 2018-12-10
• 公開（公告）號: CN109361381A
• 公開（公告）日: 2019-02-19
• 發明（設計）人: 李璋輝;何再生;許登科
• 申請（專利權）人: 珠海市一微半導體有限公司
• 主分類號: H03K7/08
• 分類號: H03K7/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開一種PWM生成電路、處理電路及芯片，該PWM生成電路應用于控制外部的電機系統的轉速，其特征在于，所述PWM生成電路包括第二時鐘預分頻器和PWM信號生成器，第二時鐘預分頻器的分頻輸出端連接PWM信號生成器的數據輸入端相連接；其中，所述PWM信號生成器包括輸出分頻器和比較器，所述輸出分頻器的時鐘輸出端與所述比較器的一個比較輸入端連接，該技術方案在減小軟件復雜流程的基礎上輸出不同占空比的PWM信號。

技術領域

本發明涉及信號調制技術領域，涉及一種PWM生成電路、處理電路及芯片。

背景技術

PWM( Pulse Width Modulation )技術在工業自動化、機器人、精密數控機床、航空航天等諸多領域得到廣泛應用。伺服電機控制系統，需要生成占空比可變的PWM信號驅動IGBT、IPM等功率器件；機器人或數控機床等運動控制系統，運動控制卡和伺服驅動器間，可通過頻率可變的PWM信號，傳輸位置控制指令。

PWM與PFM是DC/DC開關的兩種控制方式，這類技術常用于一些模擬電路或外圍電機進行控制。隨著IC的集成度越來越高。市面上大部分的PWM電路有很多種實現方式，有一些通過方波振蕩器或單限比較器等外圍器件實現。在現有技術 PWM 的架構設計上，輸出的PWM 信號受 CPU 時序控制，軟件中斷流程較為復雜，浪費大量軟件資源。

發明內容

為克服上述問題，本發明提出了一種PWM生成電路。

一種PWM生成電路，該PWM生成電路應用于控制外部的電機系統的轉速，PWM生成電路包括第二時鐘預分頻器和PWM信號生成器，第二時鐘預分頻器的分頻輸出端連接PWM信號生成器的數據輸入端相連接；PWM信號生成器包括輸出分頻器和比較器，比較器的一個比較輸入端與輸出分頻器的時鐘輸出端連接，比較器的另一個比較輸入端與參考恒壓源連接，輸出分頻器的輸入端作為所述PWM信號生成器的數據輸入端，比較器的信號輸出端作為PWM生成電路的比較結果輸出端。

進一步地，所述第二時鐘預分頻器的分頻系數是可配置的。

一種PWM信號的處理電路，該處理電路應用于調節外部的電機系統，該處理電路包括PWM采樣檢測模塊和PWM生成模塊；PWM采樣檢測模塊的時鐘輸入端與PWM生成模塊的時鐘輸入端相連接；PWM信號采樣檢測模塊包括濾波器、步長計數子模塊、信號預分頻器、速度檢測器和第一時鐘預分頻器，其中，濾波器的信號輸入端作為PWM信號采樣檢測模塊的PWM信號輸入端；PWM信號采樣檢測模塊內部的連接關系是：濾波器的信號輸出端同時與步長計數子模塊的數據輸入端和信號預分頻器的時鐘輸入端連接，信號預分頻器的時鐘輸出端與速度檢測器的數據輸入端相連接；速度檢測器的時鐘輸入端與第一時鐘預分頻器的時鐘輸出端相連接，速度檢測器的速度信號輸出端作為PWM信號采樣檢測模塊的輸出端；PWM生成模塊包括所述PWM生成電路，其中，所述PWM生成電路的比較結果輸出端作為PWM生成模塊的比較結果輸出端。

進一步地，所述濾波器包括第一預設數量的D觸發器和一個比較輸出模塊，第一預設數量的D觸發器構成一個第一預設數量比特位的移位寄存器，第一預設數量的D觸發器的時鐘端連接于所述濾波器的時鐘輸入端，第一預設數量的D觸發器的輸出端Q分別連接到比較輸出模塊的第一預設數量的數據輸入端，移位寄存器的數據輸入端作為濾波器的信號輸入端，比較輸出模塊的數據輸出端作為濾波器的信號輸出端。

進一步地，在所述移位寄存器中，除了最右邊的D觸發器之外的每個D觸發器的輸出端接到右邊一個D觸發器的輸入端，最右邊的D觸發器的輸出端接入所述比較輸出模塊的一個數據輸入端，最左邊的D觸發器的輸入端作為移位寄存器的數據輸入端。

進一步地，在所述移位寄存器中，除了最左邊的D觸發器之外的每個D觸發器的輸出端接到左邊一個D觸發器的輸入端，最左邊的D觸發器的輸出端接入所述比較輸出模塊的一個數據輸入端，最右邊的D觸發器的輸入端作為移位寄存器的數據輸入端。