[發明專利]一種PWM生成電路、處理電路及芯片

在審

• 申請號: 201811501937.1
• 申請日: 2018-12-10
• 公開（公告）號: CN109361381A
• 公開（公告）日: 2019-02-19
• 發明（設計）人: 李璋輝;何再生;許登科
• 申請（專利權）人: 珠海市一微半導體有限公司
• 主分類號: H03K7/08
• 分類號: H03K7/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種PWM生成電路，該PWM生成電路應用于控制外部的電機系統的轉速，其特征在于，PWM生成電路包括第二時鐘預分頻器和PWM信號生成器，第二時鐘預分頻器的分頻輸出端連接PWM信號生成器的數據輸入端相連接；PWM信號生成器包括輸出分頻器和比較器，比較器的一個比較輸入端與輸出分頻器的時鐘輸出端連接，比較器的另一個比較輸入端與參考恒壓源連接，輸出分頻器的輸入端作為所述PWM信號生成器的數據輸入端，比較器的信號輸出端作為PWM生成電路的比較結果輸出端。

2.根據權利要求1所述PWM生成電路，其特征在于，所述第二時鐘預分頻器的分頻系數是可配置的。

3.一種PWM信號的處理電路，該處理電路應用于調節外部的電機系統，其特征在于，處理電路包括PWM采樣檢測模塊和PWM生成模塊；PWM采樣檢測模塊的時鐘輸入端與PWM生成模塊的時鐘輸入端相連接；

PWM信號采樣檢測模塊包括濾波器、步長計數子模塊、信號預分頻器、速度檢測器和第一時鐘預分頻器，其中，濾波器的信號輸入端作為PWM信號采樣檢測模塊的PWM信號輸入端；PWM信號采樣檢測模塊內部的連接關系是：濾波器的信號輸出端同時與步長計數子模塊的數據輸入端和信號預分頻器的時鐘輸入端連接，信號預分頻器的時鐘輸出端與速度檢測器的數據輸入端相連接；速度檢測器的時鐘輸入端與第一時鐘預分頻器的時鐘輸出端相連接，速度檢測器的速度信號輸出端作為PWM信號采樣檢測模塊的輸出端；

PWM生成模塊包括權利要求1至2任一項所述PWM生成電路，其中，所述PWM生成電路的比較結果輸出端作為PWM生成模塊的比較結果輸出端。

4.根據權利要求3所述處理電路，其特征在于，所述濾波器包括第一預設數量的D觸發器和一個比較輸出模塊，第一預設數量的D觸發器構成一個第一預設數量比特位的移位寄存器，第一預設數量的D觸發器的時鐘端連接于所述濾波器的時鐘輸入端，第一預設數量的D觸發器的輸出端（Q）分別連接到比較輸出模塊的第一預設數量的數據輸入端，移位寄存器的數據輸入端作為濾波器的信號輸入端，比較輸出模塊的數據輸出端作為濾波器的信號輸出端。

5.根據權利要求4所述處理電路，其特征在于，在所述移位寄存器中，除了最右邊的D觸發器之外的每個D觸發器的輸出端接到右邊一個D觸發器的輸入端，最右邊的D觸發器的輸出端接入所述比較輸出模塊的一個數據輸入端，最左邊的D觸發器的輸入端作為移位寄存器的數據輸入端。

6.根據權利要求4所述處理電路，其特征在于，在所述移位寄存器中，除了最左邊的D觸發器之外的每個D觸發器的輸出端接到左邊一個D觸發器的輸入端，最左邊的D觸發器的輸出端接入所述比較輸出模塊的一個數據輸入端，最右邊的D觸發器的輸入端作為移位寄存器的數據輸入端。

7.根據權利要求4所述處理電路，其特征在于，所述第一預設數量設置為6，使得所述濾波器將輸入的待處理PWM信號(PWM_IN)中小于5個時鐘周期的電平抖動都被作為毛刺濾掉，其中，所述時鐘周期是所述待處理PWM信號(PWM_IN)的抖動電平的脈沖周期。

8.根據權利要求3所述處理電路，其特征在于，所述步長計數子模塊內部包括步長計數器和方向寄存器，方向寄存器的輸出端與步長計數器的使能端連接，步長計數器的計數輸出端作為所述步長計數子模塊的輸出端，步長計數器的計數輸入端作為所述步長計數子模塊的數據輸入端。

9.根據權利要求3所述處理電路，其特征在于，所述速度檢測器包括上升沿檢測電路、脈寬計數器和中值平均模塊；

上升沿檢測電路包括一個D觸發器與一個與門，D觸發器的輸入端（D）連接與門的一個輸入端，D觸發器的反相輸出端（）連接與門的另一個輸入端；脈寬計數器的時鐘端與D觸發器的時鐘端相連接，上升沿檢測電路通過與門的輸出端與脈寬計數器的復位端（reset）連接,脈寬計數器的數據輸出端連接中值平均模塊的數據輸入端，中值平均模塊的輸出端作為所述速度檢測器的速度信號輸出端，上升沿檢測電路的輸入端作為所述速度檢測器的數據輸入端。