[發明專利]一種零亞閾擺幅零碰撞電離晶體管器件及制造方法

在審

• 申請號: 201811489003.0
• 申請日: 2018-12-06
• 公開（公告）號: CN109616519A
• 公開（公告）日: 2019-04-12
• 發明（設計）人: 周章渝;張青竹;王待強;陳雨青
• 申請（專利權）人: 貴陽學院
• 主分類號: H01L29/775
• 分類號: H01L29/775;H01L21/335;B82Y10/00
• 代理公司: 長沙星耀專利事務所(普通合伙) 43205
• 代理人: 舒欣

本發明公開了一種零亞閾擺幅零碰撞電離晶體管器件及制造方法，它涉及效應晶體管技術領域。包括硅襯底、氧化物、淺槽隔離、淺槽隔離、輕摻雜漏區，硅襯底上設置有氧化物和淺槽隔離,氧化物上方設置有輕摻雜漏區，輕摻雜漏區兩側分別設置有P+和N+,輕摻雜漏區內部設置有金屬鎢，金屬鎢內設置有功能函數層，功能函數層內有介質層和負電容。本發明閾值電壓和功耗更低，使用H₂退火，硅表面鈍化，界面缺陷少，可靠性高。

技術領域

本發明涉及的是效應晶體管技術領域，具體涉及一種零亞閾擺幅零碰撞電離晶體管器件及制造方法。

背景技術

隨著器件不斷萎縮，傳統的鰭式場效應晶體管(FinFET)繼續萎縮面臨嚴重退化的亞閾值特性、急劇增加的源漏穿通漏電流和柵介質隧穿漏電流。因此更加陡直的亞閾值擺幅(Subthreshold swing SS)意味著可以得到更低的閾值電壓和更低的功耗。而傳統的MOSFET由于其物理特性的限制，理論最小值為不能低于60mV/dec。隧穿場效應晶體管，由于其源漏不對稱性，電子可以通過隧穿機理，可以使SS大大低于60mV/dec。隧穿晶體管通過反向隧穿電流很小，零亞閾擺幅，零碰撞(Z²)器件可以實現SS遠小于60mV/dec，同時驅動電流得到大幅提高。

綜上所述，本發明提出一種兼容亞閾擺幅，零碰撞(Z²)電離晶體管器件形成方法，理論上SS＝0mV/dec。

發明內容

針對現有技術上存在的不足，本發明目的是在于提供一種零亞閾擺幅零碰撞電離晶體管器件及制造方法，閾值電壓和功耗更低，使用H₂退火，硅表面鈍化，界面缺陷少，可靠性高。

為了實現上述目的，本發明是通過如下的技術方案來實現：一種零亞閾擺幅零碰撞電離晶體管器件，包括硅襯底、氧化物、淺槽隔離(STI)、淺槽隔離(STI)、輕摻雜漏區(LDD)，硅襯底上設置有氧化物和淺槽隔離(STI),氧化物上方設置有輕摻雜漏區(LDD)，輕摻雜漏區(LDD)兩側分別設置有P+和N+,輕摻雜漏區(LDD)內部設置有金屬鎢，金屬鎢內設置有功能函數層，功能函數層內有介質層和負電容。

一種零亞閾擺幅零碰撞電離晶體管器件的制作方法，包括以下步驟：

1、采用200mm硅晶圓；

2、采用“側墻圖形轉移”(SIT)技術實現鰭狀結構；

3、具有凹槽的鰭狀結構刻蝕；

4、絕緣隔離鰭體(fin)制作；

5、假柵制作；

6、側墻&源漏極形成；

7、掩膜層LP(低壓化學氣相沉積)Si₃N₄沉積；

8、化學機械平坦化(CMP)工藝&去除假柵堆疊；

9、兩種技術實現NW；

10、原子沉積工藝(ALD)形成高K柵堆疊；

11、源漏接觸&金屬pad形成工藝。

所述的步驟4包括具體包括：(a)刻蝕fin；(b)氧化。

所述的步驟9包括Fin尾巴釋放和NW圓化和收縮；所述的NW圓化和收縮包括NW氧化形成和NW由H₂退火形成。

所述的Fin刻蝕采用各向同性和各項異形刻蝕，形成帶有凹槽的Fin，然后通過一步氧化形成隔離的Fin。(注：淺槽隔離(STI),硬掩膜(HM))