[發明專利]一種高速寬頻帶建模方法、系統、裝置及存儲介質

有效

• 申請號: 201811488761.0
• 申請日: 2018-12-06
• 公開（公告）號: CN110196984B
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 李躍進;高成楠;王松松;史陽楠;盧啟軍
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G06F30/34
• 分類號: G06F30/34;G06F30/398
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 張捷

本發明屬于集成電路技術領域，具體涉及一種高速寬頻帶建模方法、系統、裝置及存儲介質。獲取TSV的參數信息；根據參數信息對TSV進行第一仿真，得到TSV三維結構模型；根據三維結構模型得到等效電路模型。本發明通過對TSV進行仿真建立三維結構模型，再對三維結構模型進行分析建立等效模型的方式，通過計算對TSV與氧化層、硅襯底形成的MOS寄生電容以及多層互連結構的鍵合凸點自然形成的電容、電阻、電感以及電導構建等效電路模型，降低了渦流損耗、寄生效應和鄰近效應對TSV在高頻傳輸的影響。

技術領域

本發明屬于集成電路技術領域，具體涉及一種高速寬頻帶建模方法、系統、裝置及存儲介質。

背景技術

在三維集成電路(Three-Dimensional Integrated Circuit,3D-IC)中，硅通孔(Through Silicon-Via,TSV)是實現多個芯片之間垂直互連的關鍵部分。三維集成電路(3-D IC)可將不同工藝的模塊互連在一起，提高了集成度，縮短互連線，減小了互連延時，降低電路的功耗，使得集成電路成本降低。雖然三維集成電路已經取得長足的發展，但是依然需要全面分析信號的傳輸特性。采用全波數值模擬的方法準確但是速度慢，而且需要消耗極大的內存資源，大規模集成電路分析中不適合采用該方法去分析優化設計。

目前，已經提出許多種實用性結構和方法的電路模型，然而在上千兆赫茲高頻傳輸中渦流損耗、臨近效應以及TSV和硅襯底形成的金屬-氧化物-半導體(MOS)寄生電容、垂直互連中鍵合凸點的寄生效應對高頻傳輸有極大的影響。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種用于三維集成互連的高速寬屏帶建模方法。本發明要解決的技術問題通過以下技術方案實現：

本發明實施例提供了一種用于三維集成互連的高速寬屏帶建模方法，步驟如下：

獲取TSV的參數信息；

根據參數信息對TSV進行第一仿真，得到TSV三維結構模型；

根據三維結構模型得到等效電路模型。

在本發明的一個實施例中，根據三維結構模型得到得到等效電路模型，包括，

根據三維結構模型得到阻抗和導納；

根據阻抗和導納建立電路模型。

在本發明的一個實施例中，所述阻抗Z為Z＝Z_bump+Z_TSV，Z_bump為鍵合凸點阻抗，Z_TSV為TSV的串聯阻抗。

在本發明的一個實施例中，所述參數信息包括TSV的半徑、TSV間距、TSV高度、氧化層厚度、鍵合凸點的高度和鍵合凸點的半徑中的一種或多種。

在本發明的一個實施例中，TSV的外部電感L_outer，

W_dep為耗盡層最大寬度，φ_fp為空穴的費米勢，ε_si為硅襯底相對介電常數，是Hankel函數的第二種類型的零階函數，δ_si是硅襯底的阻尼因子,t_ox為絕緣層厚度，μ_TSV為TSV的相對磁導率，Na為襯底摻雜濃度。

本發明還提供一種用于三維集成電路的高速寬頻帶建模系統，包括數據采集模塊、仿真模塊和模型構建模塊；

所述數據采集模塊，用于獲取TSV的參數信息；

仿真模塊，用于根據參數信息對TSV進行第一仿真，得到TSV三維結構模型；

模型構建模塊，用于根據三維結構模型得到等效電路模型。