[發明專利]檢測集成電路的襯底經由其背面的可能減薄的方法、以及相關聯的器件

有效

• 申請號: 201811475025.1
• 申請日: 2018-12-04
• 公開（公告）號: CN109946584B
• 公開（公告）日: 2021-07-06
• 發明（設計）人: A·薩拉菲亞諾斯;A·馬扎基
• 申請（專利權）人: 意法半導體(魯塞)公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;H01L23/544;H01L23/00
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張曦

1.一種用于檢測集成電路的半導體襯底經由其背面的可能減薄的方法，所述集成電路被制造在掩埋半導體層之上并且包括被配置為接收供應電壓的供應端子和被配置為接收參考電壓的參考端子，其中所述集成電路包括由第一MOS晶體管和第二MOS晶體管形成的具有輸入端子和輸出端子的非反相緩沖器，所述第一MOS晶體管和所述第二MOS晶體管是互補的并且串聯耦合在所述供應端子與所述參考端子之間，其中所述掩埋半導體層包括所述供應端子，所述方法包括：

將處于第一狀態的輸入信號施加到所述非反相緩沖器的所述輸入端子；

在處于所述第一狀態的所述輸入信號存在并且所述襯底的減薄不存在的情況下，將所述非反相緩沖器變換到第一配置，在所述第一配置中，所述第一MOS晶體管被配置為在所述輸出端子處遞送處于所述第一狀態的信號，并且在所述第一配置中，所述第二MOS晶體管被關斷；以及

如果由所述輸出端子遞送的所述信號處于與所述第一狀態不同的狀態，則生成指示所述襯底的減薄已經發生的第一控制信號。

2.根據權利要求1所述的方法，進一步包括：

將處于第二狀態的所述輸入信號施加到所述非反相緩沖器的所述輸入端子；

在處于所述第二狀態的所述輸入信號存在并且所述襯底的減薄不存在的情況下，將所述非反相緩沖器變換到第二配置，在所述第二配置中，所述第一MOS晶體管被配置為在所述輸出端子上遞送處于所述第二狀態的信號；以及

如果由所述輸出端子遞送的所述信號處于所述第一狀態，則生成指示所述襯底的減薄已經發生的第二控制信號。

3.一種集成電路，包括：

半導體襯底，所述半導體襯底被制造在掩埋半導體層之上，并且包括被配置為接收供應電壓的供應端子和被配置為接收參考電壓的參考端子；

所述半導體襯底支撐至少一個器件，所述至少一個器件被配置為檢測所述半導體襯底經由其背面的可能減薄，所述至少一個器件包括：

非反相緩沖器，所述非反相緩沖器包括第一MOS晶體管和第二MOS晶體管，所述第一MOS晶體管和所述第二MOS晶體管是互補的并且串聯耦合在所述供應端子與所述參考端子之間；輸入端子和輸出端子，所述輸出端子是所述第一MOS晶體管和所述第二MOS晶體管兩者共同的電極；包括所述供應端子的所述掩埋半導體層；

控制電路，所述控制電路被配置為生成處于第一狀態的輸入信號；

其中在處于所述第一狀態的所述輸入信號存在并且所述襯底的減薄不存在的情況下，所述非反相緩沖器以第一配置操作，在所述第一配置中，所述第一MOS晶體管被配置為在所述輸出端子上遞送具有所述第一狀態的信號，并且在所述第一配置中，所述第二MOS晶體管被關斷；并且

其中所述控制電路被配置為如果所述輸出端子上的所述信號處于與所述第一狀態不同的狀態，則生成指示所述襯底的減薄已經發生的控制信號。

4.根據權利要求3所述的集成電路：

其中所述控制電路進一步被配置為生成處于第二狀態的所述輸入信號；并且

其中在處于所述第二狀態的所述輸入信號存在并且所述襯底的減薄不存在的情況下，所述非反相緩沖器以第二配置操作，在所述第二配置中，所述第一MOS晶體管被配置為在所述輸出端子處遞送具有所述第二狀態的信號；并且

其中如果由所述輸出端子遞送的所述信號處于所述第一狀態，則所述控制電路進一步生成指示所述襯底的減薄已經發生的第二控制信號。

5.根據權利要求4所述的集成電路，其中所述第一MOS晶體管是豎直晶體管，所述豎直晶體管包括：

電極半導體第一區域，所述電極半導體第一區域位于所述半導體襯底的正面并且耦合到所述輸出端子；

絕緣豎直柵極區域，所述絕緣豎直柵極區域在所述電極半導體第一區域與所述掩埋半導體層之間延伸，所述掩埋半導體層包括電極半導體第二區域；并且

其中所述第二MOS晶體管耦合在所述輸出端子與所述參考端子之間；

所述控制電路被配置為：在所述第二配置中，關斷所述第一MOS晶體管，并且經由所述第二MOS晶體管將所述輸出端子耦合到所述參考端子，以及在所述第一配置中，經由所述第一MOS晶體管將所述輸出端子耦合到所述供應端子，并且關斷所述第二MOS晶體管。