[發(fā)明專利]一種基于橋聯(lián)芯片的高密度互聯(lián)封裝結(jié)構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 201811454650.8
• 申請(qǐng)日: 2018-11-30
• 公開（公告）號(hào): CN109686722A
• 公開（公告）日: 2019-04-26
• 發(fā)明（設(shè)計(jì)）人: 王波;明雪飛;高娜燕
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第五十八研究所
• 主分類號(hào): H01L23/535
• 分類號(hào): H01L23/535;H01L23/538
• 代理公司: 無錫派爾特知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340
• 代理人: 楊立秋

本發(fā)明公開一種基于橋聯(lián)芯片的高密度互聯(lián)封裝結(jié)構(gòu)，屬于集成電路封裝技術(shù)領(lǐng)域。所述基于橋聯(lián)芯片的高密度互聯(lián)封裝結(jié)構(gòu)包括本體，所述本體中有橋聯(lián)芯片和通孔結(jié)構(gòu)，所述橋聯(lián)芯片和所述通孔結(jié)構(gòu)通過樹脂填充材料構(gòu)成所述本體，并且所述橋聯(lián)芯片和所述通孔結(jié)構(gòu)的功能區(qū)暴露在外；所述本體的上表面制作有再布線層，上表面的再布線層通過凸點(diǎn)與功能芯片互聯(lián)。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路封裝技術(shù)領(lǐng)域，特別涉及一種基于橋聯(lián)芯片的高密度互聯(lián)封裝結(jié)構(gòu)。

背景技術(shù)

晶圓級(jí)扇出型封裝技術(shù)作為實(shí)現(xiàn)電子系統(tǒng)小型化和低成本應(yīng)用的解決途徑，目前正在發(fā)展成為集成靈活性高的主要先進(jìn)封裝工藝。該技術(shù)無需基板，且晶圓級(jí)封裝可實(shí)現(xiàn)微米級(jí)尺度的制造精度，滿足現(xiàn)代電子系統(tǒng)小型化、低成本、高集成度的迫切需求。重布線技術(shù)作為晶圓級(jí)扇出型封裝的關(guān)鍵技術(shù)，實(shí)現(xiàn)著功能芯片間信號(hào)互聯(lián)及其信號(hào)輸入輸出端（I/O）的轉(zhuǎn)移。

隨著電子系統(tǒng)小型化需求的進(jìn)一步提升，越來越多的產(chǎn)品集成了包含F(xiàn)PGA、DSP、CPU等極多引出端的芯片，內(nèi)部的互聯(lián)密度急劇增加，受于重布線層數(shù)的限制，晶圓級(jí)扇出型封裝難以滿足高密度互聯(lián)的需求，本項(xiàng)目提出的方法能夠有效降低高密度互聯(lián)對(duì)布線層數(shù)的依賴，降低成本的同時(shí)實(shí)現(xiàn)系統(tǒng)的高密度集成。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種基于橋聯(lián)芯片的高密度互聯(lián)封裝結(jié)構(gòu)，以解決目前的封裝結(jié)構(gòu)內(nèi)部的互聯(lián)密度急劇增加，無法滿足高密度互聯(lián)需求的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種基于橋聯(lián)芯片的高密度互聯(lián)封裝結(jié)構(gòu)，包括：

本體，所述本體中有橋聯(lián)芯片和通孔結(jié)構(gòu)，所述橋聯(lián)芯片和所述通孔結(jié)構(gòu)通過樹脂填充材料構(gòu)成所述本體，并且所述橋聯(lián)芯片和所述通孔結(jié)構(gòu)的功能區(qū)暴露在外；

所述本體的上表面制作有再布線層，上表面的再布線層通過凸點(diǎn)與功能芯片互聯(lián)。

可選的，所述本體的下表面制作有再布線層，下表面的再布線層上設(shè)置有植球或者生長(zhǎng)有凸點(diǎn)。

可選的，所述通孔結(jié)構(gòu)的實(shí)現(xiàn)方法包括在所述樹脂填充材料上打孔制作，或者直接采用通孔轉(zhuǎn)接板晶圓。

可選的，所述通孔轉(zhuǎn)接板晶圓包括TMS、TSV和TGV。

可選的，所述功能芯片為引線鍵合類芯片或者倒裝焊類芯片。

可選的，所述功能芯片的種類包括FPGA、DSP、CPU、DDR、PROM和DRAM。

可選的，所述橋聯(lián)芯片的制作工藝包括CMOS工藝。

可選的，所述橋聯(lián)結(jié)構(gòu)和所述通孔結(jié)構(gòu)通過樹脂填充材料構(gòu)成本體的方法為晶圓級(jí)扇出技術(shù)。

可選的，所述橋聯(lián)芯片和所述通孔結(jié)構(gòu)的數(shù)量和位置根據(jù)實(shí)際設(shè)計(jì)需要自由調(diào)整。

在本發(fā)明中提供了一種基于橋聯(lián)芯片的高密度互聯(lián)封裝結(jié)構(gòu)，包括本體，所述本體中有橋聯(lián)芯片和通孔結(jié)構(gòu)，所述橋聯(lián)芯片和所述通孔結(jié)構(gòu)通過樹脂填充材料構(gòu)成所述本體，并且所述橋聯(lián)芯片和所述通孔結(jié)構(gòu)的功能區(qū)暴露在外；所述本體的上表面制作有再布線層，上表面的再布線層通過凸點(diǎn)與功能芯片互聯(lián)。

本發(fā)明具有以下有益效果：

（1）采用內(nèi)埋橋聯(lián)芯片以增加晶圓級(jí)扇出型封裝結(jié)構(gòu)的互聯(lián)密度，彌補(bǔ)晶圓級(jí)封裝再布線層數(shù)有限的弊端，實(shí)現(xiàn)了可包含F(xiàn)PGA、DSP、CPU等極多引出端功能芯片的高密度互聯(lián)封裝；

（2）采用本發(fā)明的封裝結(jié)構(gòu)，無需再制作傳統(tǒng)的互聯(lián)基板，在縮短加工周期的同時(shí)降低了成本；