[發(fā)明專利]一種基于憶阻神經(jīng)網(wǎng)絡(luò)的預(yù)測電路

有效

• 申請?zhí)枺?/td>: 201811454099.7
• 申請日: 2018-11-30
• 公開（公告）號: CN109711537B
• 公開（公告）日: 2020-09-11
• 發(fā)明（設(shè)計）人: 王延峰;韓高勇;孫軍偉;王英聰;劉鵬;黃春;張勛才;方潔;劉娜;周林濤;余培照;栗三一;鄧瑋
• 申請（專利權(quán)）人: 鄭州輕工業(yè)學(xué)院
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/08
• 代理公司: 鄭州優(yōu)盾知識產(chǎn)權(quán)代理有限公司 41125
• 代理人: 鄭園;栗改

本發(fā)明提出了一種基于憶阻神經(jīng)網(wǎng)絡(luò)的預(yù)測電路，解決了現(xiàn)有人工神經(jīng)網(wǎng)絡(luò)依賴于計算機，需要消耗大量計算力的問題。本發(fā)明包括憶阻神經(jīng)網(wǎng)絡(luò)模塊、迭代器、信號輸入模塊和信號輸出模塊，信號輸入模塊的輸入端子與輸入信號相連接，信號輸入模塊的輸出端子與迭代器的第一輸入端子相連接，迭代器的第二輸入端子與憶阻神經(jīng)網(wǎng)絡(luò)模塊的輸出端子相連接，迭代器的輸出端子分別與憶阻神經(jīng)網(wǎng)絡(luò)模塊的輸入端和信號輸出模塊的輸入端子相連接，信號輸出模塊的輸出端子輸出電路的輸出信號。本發(fā)明所輸出的預(yù)測結(jié)果是根據(jù)憶阻神經(jīng)網(wǎng)路中經(jīng)過訓(xùn)練而存儲的信息對輸入信息所作出的智能化判斷，具有預(yù)測功能的憶阻神經(jīng)網(wǎng)絡(luò)電路具有十分重要的現(xiàn)實意義。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)模電路的技術(shù)領(lǐng)域，尤其涉及一種基于憶阻神經(jīng)網(wǎng)絡(luò)的預(yù)測電路。

背景技術(shù)

近些年來，人工神經(jīng)網(wǎng)絡(luò)技術(shù)迅猛發(fā)展。人工神經(jīng)網(wǎng)絡(luò)已經(jīng)被用于解決各式各樣的問題，其在模式識別、自動控制、預(yù)測估計、生物、醫(yī)學(xué)、經(jīng)濟等各種工程領(lǐng)域表現(xiàn)卓越，解決了不少由傳統(tǒng)計算方式不能解決的問題。但是目前的人工神經(jīng)網(wǎng)絡(luò)大都是基于計算機編程而實現(xiàn)的，依舊運行在基于傳統(tǒng)馮·諾依曼架構(gòu)的計算機上，消耗了大量的計算力。

2008年惠普公司在實驗室制備出了一種具有記憶性質(zhì)的電阻，在Nature雜志上發(fā)文稱這就是多年前就被預(yù)測存在的第五種被動電子元器件憶阻。由于憶阻的特性非常類似于生物神經(jīng)網(wǎng)絡(luò)中的突觸，并具有非常快的速度和極低的能耗，可以直接用來模擬生物神經(jīng)網(wǎng)絡(luò)，因此許多學(xué)者開始研究基于憶阻的人工神經(jīng)網(wǎng)絡(luò)。

基于憶阻的人工神經(jīng)網(wǎng)絡(luò)已被用于處理基本的圖像識別問題，也有人提出了基于憶阻的聯(lián)想記憶神經(jīng)網(wǎng)絡(luò)電路。基于憶阻的神經(jīng)網(wǎng)絡(luò)憑借其獨有的優(yōu)勢，被廣泛應(yīng)用于多個類腦智能技術(shù)方向，獲得了極大地發(fā)展。

發(fā)明內(nèi)容

針對現(xiàn)有人工神經(jīng)網(wǎng)絡(luò)消耗了大量的計算力的技術(shù)問題，本發(fā)明提出一種基于憶阻神經(jīng)網(wǎng)絡(luò)的預(yù)測電路，可對輸入到電路當(dāng)中的信息做出智能判斷，從而輸出表示預(yù)測結(jié)果信號。

為了達到上述目的，本發(fā)明的技術(shù)方案是這樣實現(xiàn)的：一種基于憶阻神經(jīng)網(wǎng)絡(luò)的預(yù)測電路，包括憶阻神經(jīng)網(wǎng)絡(luò)模塊、迭代器、信號輸入模塊和信號輸出模塊，信號輸入模塊的輸入端子與輸入信號相連接，信號輸入模塊的輸出端子與迭代器的第一輸入端子相連接，迭代器的第二輸入端子與憶阻神經(jīng)網(wǎng)絡(luò)模塊的輸出端子相連接，迭代器的輸出端子分別與憶阻神經(jīng)網(wǎng)絡(luò)模塊的輸入端和信號輸出模塊的輸入端子相連接，信號輸出模塊的輸出端子輸出電路的輸出信號。

所述信號輸入模塊上設(shè)有第一時鐘信號，迭代器上設(shè)有第二時鐘信號和第三時鐘信號

所述憶阻神經(jīng)網(wǎng)絡(luò)模塊包括一組輸入端子和一組輸出端子，迭代器包括一組輸出端子、一組第一輸入端子和一組第二輸入端子，所述迭代器的一組第一輸入端子與信號輸入模塊的一組輸出端子一一對應(yīng)連接，信號輸入模塊把輸入信號轉(zhuǎn)換成符合憶阻神經(jīng)網(wǎng)絡(luò)模塊要求的信號并傳送至迭代器，迭代器的第一輸入端子接收來自信號輸入模塊的信號以初始化迭代器；所述憶阻神經(jīng)網(wǎng)絡(luò)模塊的一組輸出端子與迭代器的一組第二輸入端子一一對應(yīng)連接，憶阻神經(jīng)網(wǎng)絡(luò)模塊的一組輸入端子與迭代器的一組輸出端子一一對應(yīng)連接，迭代器的一組輸出端子與信號輸出模塊的一組輸入端子一一對應(yīng)連接，迭代器接收來自于憶阻神經(jīng)網(wǎng)絡(luò)模塊的信息，并通過迭代器的輸出端子把信息傳遞到憶阻神經(jīng)網(wǎng)絡(luò)模塊的輸入端子，完成迭代操作；信號輸出模塊接收來自于迭代器的信號并經(jīng)過轉(zhuǎn)換后輸出信號。

所述憶阻神經(jīng)網(wǎng)絡(luò)模塊包括一個8*8的憶阻陣列和八個電壓求和比較單元，憶阻陣列中每列8個憶阻的p極均與迭代器中相應(yīng)的輸出端子相連接，憶阻陣列中每行8個憶阻的m極均與相應(yīng)的電壓求和比較單元相連接，電壓求和比較單元的輸出為8個輸出端子。